互连结构及半导体器件论文和设计-高成

全文摘要

本实用新型提供一种互连结构及半导体器件，所述互连结构包括：基底，第一层间介质层，位于基底上，且第一层间介质层内具有第一金属层，第二层间介质层，覆盖第一层间介质层和第一金属层，且第二层间介质层内形成有第二凹槽，第二凹槽暴露出部分第一金属层，第二阻挡层，形成于第二凹槽的侧壁及底部，且第二阻挡层的材质包含钽化钌；第二金属层，填充于第二凹槽内。在第二凹槽的侧壁及底部形成有第二阻挡层，且第二阻挡层的材质包含钽化钌，从而使得后续形成的第二金属层的浸润性更好。并且，第一金属层内形成有凹陷，使得通孔的底部呈弧形，增大了通孔电流的横截面积，从而减小通孔的接触电阻，增加抗电子迁移能力。

主设计要求

1.一种互连结构，其特征在于，包括：基底；第一层间介质层，位于所述基底上，且所述第一层间介质层内具有第一金属层；第二层间介质层，覆盖所述第一层间介质层和所述第一金属层，且所述第二层间介质层内形成有第二凹槽，所述第二凹槽暴露出部分所述第一金属层；第二阻挡层，形成于所述第二凹槽的侧壁及底部；以及，第二金属层，填充于所述第二凹槽内。

设计方案

1.一种互连结构，其特征在于，包括：

基底；

第一层间介质层，位于所述基底上，且所述第一层间介质层内具有第一金属层；

第二层间介质层，覆盖所述第一层间介质层和所述第一金属层，且所述第二层间介质层内形成有第二凹槽，所述第二凹槽暴露出部分所述第一金属层；

第二阻挡层，形成于所述第二凹槽的侧壁及底部；以及，

第二金属层，填充于所述第二凹槽内。

2.如权利要求1所述的互连结构，其特征在于，所述第一层间介质层内形成有第一凹槽，所述第一金属层填充于所述第一凹槽内。

3.如权利要求2所述的互连结构，其特征在于，还包括第一阻挡层，所述第一阻挡层位于所述第一凹槽的侧壁及底部。

4.如权利要求1所述的互连结构，其特征在于，所述第二凹槽包含：形成于所述第二层间介质层内的第三凹槽，以及形成于所述第三凹槽底部的所述第二层间介质层内的通孔，所述通孔的宽度小于所述第二凹槽的宽度，且所述通孔暴露出部分所述第一金属层。

5.如权利要求4所述的互连结构，其特征在于，所述互连结构还包括保护层，形成于所述第三凹槽的侧壁及底部以及所述通孔的侧壁。

6.如权利要求5所述的互连结构，其特征在于，所述保护层的厚度小于所述第二阻挡层的厚度。

7.如权利要求6所述的互连结构，其特征在于，所述第一金属层内形成有凹陷使得所述通孔的底部呈弧形。

8.一种半导体器件，其特征在于，包括：

基底；

第一层间介质层，位于所述基底上，且所述第一层间介质层内具有第一金属层；

第二层间介质层，覆盖所述第一层间介质层和所述第一金属层，且所述第二层间介质层内形成有第二凹槽，所述第二凹槽部分所述第一金属层；

第二阻挡层，形成于所述第二凹槽的侧壁及底部；

第二金属层，填充于所述第二凹槽内。

设计说明书

技术领域

本实用新型涉及半导体技术领域，特别涉及一种互连结构及半导体器件。

背景技术

在现今的半导体工业中，铜互连线正在逐渐取代铝互连线，与铝线相比，铜线有以下优点：1)电阻率2)良好的抵抗电子发生迁移的性能，铜的抗电子迁移能力比铝高；3)铜的熔沸点比铝的高，热预算比铝好。

但是，铜与氧化硅的附着能力很差，在氧化硅和硅中扩散率很高，铜的扩散会引起严重的金属污染。一般工艺制程中采用钽\/氮化钽(Ta\/TaN)作为铜扩散阻挡层，钽与铜很好的附着特性，氮化钽对铜有很好的扩散阻挡性。

然而，随着特征尺寸的进一步缩小，在导线截面中，Ta\/TaN所占的比例越来越大，20℃时Ta薄膜电阻率为150～180μΩ·cm，TaN为200～240μΩ·cm，使线电阻和通孔电阻增大，导致电阻电容延迟(RC delay)和功率消耗恶化，同时随着特征尺寸的进一步缩小，会影响Cu导线的抵抗电子发生迁移的性能。

实用新型内容

本实用新型的主要目的在于提供一种互连结构及半导体器件，解决因尺寸缩小而导致铜互连线产生缺陷的问题。

为实现上述目的，本实用新型提供一种互连结构，包括：基底；第一层间介质层，位于所述基底上，且所述第一层间介质层内具有第一金属层；第二层间介质层，覆盖所述第一层间介质层和所述第一金属层，且所述第二层间介质层内形成有第二凹槽，所述第二凹槽暴露出部分所述第一金属层；第二阻挡层，形成于所述第二凹槽的侧壁及底部，且所述第二阻挡层的材质包含钽化钌；以及，第二金属层，填充于所述第二凹槽内。

可选的，在所述互连结构中，所述第一层间介质层内形成有第一凹槽，所述第一金属层填充于所述第一凹槽内。

可选的，在所述互连结构中，还包括第一阻挡层，所述第一阻挡层位于所述第一凹槽的侧壁及底部，且所述第一阻挡层的材质包含钽化钌。

可选的，在所述互连结构中，所述第二凹槽包含：形成于所述第二层间介质层内的第三凹槽，以及形成于所述第三凹槽底部的所述第二层间介质层内的通孔，所述通孔的宽度小于所述第二凹槽的宽度，且所述通孔暴露出部分所述第一金属层。

可选的，在所述互连结构中，所述互连结构还包括保护层，形成于所述第三凹槽的侧壁及底部以及所述通孔的侧壁，所述保护层的材质包含含氮的钽化钌。

可选的，在所述互连结构中，所述保护层的厚度小于所述第二阻挡层的厚度。

可选的，在所述互连结构中，所述第一金属层内形成有凹陷使得所述通孔的底部呈弧形。

相应的，本实用新型还提供一种半导体器件，包括：基底；第一层间介质层，位于所述基底上，且所述第一层间介质层内具有第一金属层；第二层间介质层，覆盖所述第一层间介质层和所述第一金属层，且所述第二层间介质层内形成有第二凹槽，所述第二凹槽暴露出部分所述第一金属层；第二阻挡层，形成于所述第二凹槽的侧壁及底部，且所述第二阻挡层的材质包含钽化钌；第二金属层，填充于所述第二凹槽内。

与现有技术相比，本实用新型具有以下有益效果：

在第二凹槽的侧壁及底部形成有第二阻挡层，所述第二阻挡层的材质包含钽化钌，使得后续形成的第二金属层的浸润性更好。

进一步的，所述第二凹槽包括第三凹槽与通孔，所述第三凹槽形成于所述第二层间介质层内，所述通孔形成于所述第三凹槽底部的所述第二层间介质层内并暴露出第一金属层，而所述第一金属层内形成有凹陷使得所述通孔的底部呈弧形，使得后续形成的第二阻挡层以及第二金属层的底部都呈弧形，增大了通孔电流的横截面积，从而减小通孔的接触电阻，增加抗电子迁移能力。

进一步的，在所述第三凹槽的侧壁及底部以及所述通孔的侧壁上还形成有保护层，所述保护层的材质包含含氮的钽化钌，所述第二阻挡层的材质包含钽化钌，与钽\/氮化钽相比，钽化钌\/含氮的钽化钌的通孔阻值降低，可有效地减小RC延迟和功率的消耗；并且，含氮的钽化钌可有效的阻挡第二金属层的扩散，从而提高器件的性能。

进一步的，与钽和铜的润湿性的相比，钽化钌与铜的润湿性提高，可实现在钽化钌上沉积很薄的一层均匀连续成膜的铜种子层，防止开口悬垂物的形成，从而避免空洞的形成；并且，与钽\/氮化钽相比，钽化钌\/含氮的钽化钌对氧的阻挡性能增强,使得Cu导线的抗电子迁移效应提高，同时在钽化钌上形成光滑连续的Cu种子层能够提高后续Cu电镀的性能。

附图说明

图1a～1d为一互连结构的制作方法的各步骤剖面示意图；

图2a～2b为一互连结构的制作方法的各步骤剖面示意图；

图3a～3b为一互连结构的制作方法的各步骤剖面示意图；

图4a～4b为一互连结构的制作方法的各步骤剖面示意图；

图5为本实用新型一实施例所提供的互连结构的制作方法的流程图；

图6为本实用新型一实施例的互连结构的制作方法中所提供的基底的剖面示意图；

图7是在图6所述的结构上填充第一金属层的剖面示意图；

图8是在图7所述的结构上形成第二凹槽的剖面示意图；

图9是在图8所述的结构上形成保护层的剖面示意图；

图10是在图9所示的结构上在通孔底部的第一金属层内形成凹陷的剖面示意图；

图11是在图10所示的结构上形成第二阻挡层的剖面示意图；

图12是在图11所示的结构上形成金属种子层的剖面示意图；

图13是在图12所示的结构上填充第二金属层的剖面示意图。

其中，附图标记如下：

10-第一层间介质层；11-第一凹槽；12-第一阻挡层；13-第一金属层；14-低介电常数阻挡层；15-第二层间介质层；16-第二凹槽；17-通孔；18-第二阻挡层；19-金属种子层；20-第二金属层；100-第一层间介质层；110-第一凹槽；120-第一阻挡层；130-第一金属层；140-低介电常数阻挡层；150-第二层间介质层；160-第二凹槽；161-第三凹槽；162-通孔；170-保护层；180-第二阻挡层；190-金属种子层；200-第二金属层

具体实施方式

图1a～1d为一互连结构的制作方法的各步骤剖面示意图。如图1a所示，首先在基底(未图示)上形成第一层间介质层10，所述第一层间介质层10材质包含氧化硅，在所述第一层间介质层10内通过刻蚀形成第一凹槽11，接着形成第一阻挡层12，所述第一阻挡层12覆盖所述第一凹槽11的侧壁及底部，所述第一阻挡层12的材质包含钽\/氮化钽(Ta\/TaN)。接着，请参考图1b所示，填充第一金属层13在所述第一凹槽11内。本实施例中，可以形成一个所述第一凹槽11，也可以形成多个所述第一凹槽11。

接着，依次形成低介电常数阻挡层14与第二层间介质层15在所述第一层间介质层10及所述第一金属层13上，并对部分所述第二层间介质层15进行刻蚀形成第二凹槽16，所述低介电常数阻挡层14包含氮化硅和氮碳化硅组成的层叠结构，所述第二层间介质层15的材质包含氧化硅。接着对所述第二凹槽16底部的所述第二层间介质层15以及所述低介电常数阻挡层14进行刻蚀形成通孔17，至暴露出部分所述第一金属层13，所述通孔17的宽度小于所述第二沟槽16的宽度，如图1c所示。接着，在所述第二凹槽16与所述通孔17的侧壁及底部形成第二阻挡层18，所述第二阻挡层18的材质包含钽\/氮化钽，如图1d所示。

需要说明的是，在本实施例中，钽\/氮化钽(Ta\/TaN)是指：钽、氮化钽或者钽和氮化钽的叠层结构。其中氮化钽是由钽氮化形成的。

接着，在所述第二凹槽16与所述通孔17的侧壁及底部形成金属种子层19，并在所述第二凹槽16与所述通孔17内填充第二金属层20以形成互连结构，所述金属种子层19的材质优选为铜，所述第二金属层20的材质优选为铜。但是，随着特征尺寸的缩小，铜种子层过薄会导致铜种子层结块成团，如图2a所示，所述金属种子层19在所述第二阻挡层18上聚集成块，导致后续所述通孔17与所述第二凹槽16内无法正常填充第二金属层20，如图2b所述，即所述铜种子层聚集成块，导致无法进行正常的铜电镀填充。

然而，铜种子层过厚则会导致通孔开口处形成悬垂物，如图3a所示，所述金属种子层19过厚会在所述通孔17的侧壁顶部形成悬垂物，后续填充所述第二金属层20时，极容易因悬垂物封口而在所述通孔内形成空洞，如图3b所示。

请参考图4a所示，正常电镀完成后，由于作为阻挡层的Ta\/TaN对氧的阻挡性能较差，导致互连导线抗电子迁移能力较差，容易产生电迁移失效。如图4b所示，随着特征尺寸的进一步缩小，在导线截面中，Ta\/TaN所占的比例越来越大，使线电阻和通孔电阻增大，导致RC delay和功率消耗的恶化。

基于上述问题，申请人提供一种互连结构，包括：基底，第一层间介质层，位于所述基底上，且所述第一层间介质层内具有第一金属层；第二层间介质层，覆盖所述第一层间介质层和所述第一金属层，且所述第二层间介质层内形成有第二凹槽，所述第二凹槽暴露出部分所述第一金属层；第二阻挡层，形成于所述第二凹槽的侧壁及底部，且所述第二阻挡层的材质包含钽化钌；以及第二金属层，填充于所述第二凹槽内。

在本实用新型提供的互连结构及其制作方法中，在所述第二凹槽的侧壁及底部形成有第二阻挡层，所述第二阻挡层的材质包含钽化钌，使得后续形成的第二金属层的浸润性更好。

为使本实用新型的内容更加清楚易懂，以下结合说明书附图，对本实用新型的内容做进一步说明。当然本实用新型并不局限于该具体实施例，本领域的技术人员所熟知的一般替换也涵盖在本实用新型的保护范围内。

显然，所描述的实施例仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本实用新型保护的范围。其次，本实用新型利用示意图进行了详细的表述，在详述本实用新型实例时，为了便于说明，示意图不依照一般比例局部放大，不应对此作为本实用新型的限定。

请参考图5，其为本实用新型一实施例所提供的互连结构的制作方法的流程图。如图5所示，所述互连结构的制作方法，包括以下步骤：

步骤S01：提供基底，所述基底上形成有第一层间介质层，所述第一层间介质层内具有第一金属层；

步骤S02：形成第二层间介质层，所述第二层间介质层覆盖所述第一层间介质层和所述第一金属层；

步骤S03：形成多个第二凹槽在所述第二介质层内，所述第二凹槽暴露出部分所述第一金属层；

步骤S04：形成第二阻挡层在所述第二凹槽的侧壁及底部，所述第二阻挡层的材质包含钽化钌；

步骤S05：填充第二金属层在所述第二凹槽内。

图6为本实用新型一实施例的互连结构的制作方法中所提供的基底的剖面示意图。请参考图6所示，在步骤S01中，提供基底，所述基底表面形成有第一层间介质层100，且所述第一层间介质层100内具有第一金属层130。

具体的，首先，提供一基底(未图示)，所述基底的材质可以为单晶硅、多晶硅、无定型硅、硅锗化合物或绝缘体上硅(SOI)等，也可以为砷化镓或氮化镓等化合物，或者本领域技术人员已知的其他材料。所述基底表面还可以形成有半导体器件层(未图示)，所述半导体器件层中形成有若干如MOS场效应管、二极管或电阻等半导体器件，这些半导体器件需要通过由多层导电插塞和多层金属互连线构成的互连结构实现电学连接以完成集成电路芯片的电学功能。

然后，在所述基底上形成第一层间介质层100，例如可以采用沉积工艺形成。所述第一层间介质层100的材质包含但不限于氧化硅、氮化硅或氮氧化硅等，本实施例中，所述第一层间介质层100的材质优选为氧化硅。

接着，在所述第一层间介质层100上形成一光刻胶层(未图示)，例如可以采用旋涂的方法形成。然后对所述光刻胶层进行曝光与显影，形成图形化的光刻胶层，所述图形化的光刻胶层内形成多个暴露所述第一层间介质层100的开口。接着，以图形化的光刻胶层为掩膜，对所述第一层间介质层100进行刻蚀以形成第一凹槽110。所述第一凹槽110的深度介于170nm～270nm之间，所述第一凹槽110的宽度介于70nm～170nm之间。本实施例中，可以形成一个所述第一凹槽110，也可以形成多个所述第一凹槽110。

本实施例中，在形成所述第一层间介质层100之前，还可以包括：在基底上形成第三层间介质层(未图示)，并利用光刻和刻蚀工艺在所述第三层间介质层中形成多个通孔，以暴露出所述基底中需要电连接的区域(未图示)。接着形成导电材料层在所述第三层间介质层上，且所述导电材料填充所述通孔，对所述导电材料层进行平坦化，至暴露出所述第三层间介质层，形成位于所述通孔内的导电插塞。所述导电插塞的材质包含但不限于钨、铜或钴，本实施例中，所述导电插塞的材质优选为钨。所述导电插塞将所述基底中需要电连接的区域与互连结构连接以实现互连。在形成导电材料层之前，还包括：在所述通孔的侧壁及底部形成阻挡层，所述阻挡层用于防止所述导电插塞中金属的扩散或迁移。

图7是在图6所述的结构上填充第一金属层的剖面示意图，请参考图6与图7所示，形成第一阻挡层120在所述第一凹槽110的侧壁及底部，并填充第一金属层130在所述第一凹槽110内，所述第一阻挡层120的材质包含钽化钌(RuTa)。

具体的，请参考图6所示，形成第一阻挡层120在所述第一层间介质层100上，所述第一阻挡层120覆盖所述第一层间介质层100的顶部、所述第一凹槽110的侧壁及底部。所述第一阻挡层120的材质包含但不限于钽化钌，可以但不限于采用物理气相沉积工艺在所述第一层间介质层100与所述第一凹槽110表面沉积所述第一阻挡层120。

本实施例中，形成所述第一阻挡层120所采用的靶材的材质包含5at％～20at％的钽与95at％～80at％的钌，例如所述靶材的材质包含10at％的钽与90at％的钌。所述第一阻挡层120的厚度介于10nm～20nm之间，所述第一阻挡层120的薄膜电阻率为50～70μΩ·cm，与钽的电阻率150～180μΩ·cm，氮化钽的电阻率200～240μΩ·cm相比要低得多，可降低后续形成的第一金属层的电阻。在其他实施例中，所述第一阻挡层120的材质也可以为含氮的钽化钌(RuTaN)，或者所述第一阻挡层120也可以为钽化钌与含氮的钽化钌的叠层结构。

接着，请参考图7所示，形成第一金属层130，例如可以采用电镀的方法形成。所述第一金属层130填满所述第一凹槽110并覆盖所述第一层间介质层100，接着对所述第一金属层130进行平坦化至暴露出所述第一层间介质层100，以形成第一金属互连线。所述第一金属层130的材质包含但不限于铜。

铜的电阻率1.678μΩ·cm比铝的电阻率2.65μΩ·cm低；铜的熔沸点分别为1084.77℃、5555℃，比铝的熔沸点666℃、2519℃要高；铜的抗电子迁移力比铝强，与铝导线相比，用铜做导线，可明显降低线电阻，提高互连导线可靠性和集成密度。

请参考图8所示，在步骤S02中，形成第二层间介质层150，所述第二层间介质层150覆盖所述第一层间介质层100和所述第一金属层130。

具体的，首先，形成低介电常数阻挡层140，例如可以采用沉积工艺形成，所述低介电常数阻挡层140覆盖所述第一层间介质层100、所述第一阻挡层120以及所述第一金属层130。所述低介电常数阻挡层140的材质包含但不限于氧化硅、氮化硅、氮氧化硅或氮碳化硅等，本实施例中，所述低介电常数阻挡层140为包含氮化硅和氮碳化硅的叠层结构。所述低介电常数阻挡层140厚度介于60nm～100nm之间。

接着，形成第二层间介质层150，例如可以采用沉积工艺形成，所述第二层间介质层150覆盖所述低介电常数阻挡层140。所述第二层间介质层150的材质包含但不限于氧化硅、氮化硅或氮氧化硅等，本实施例中，所述第二层间介质层150的材质优选为氧化硅。

图8是在图7所述的结构上形成第二凹槽的剖面示意图，请继续参考图8所示，在步骤S03中，形成第二凹槽160在所述第二介质层150内，所述第二凹槽160暴露出部分所述第一金属层130。

本实施例中，所述第二凹槽160包含形成于所述第二层间介质层150内的第三凹槽161以及形成于所述第三凹槽161底部的所述第二介质层150内的通孔162，所述通孔162暴露出部分所述第一金属层130，所述通孔162的宽度小于所述第三凹槽161的宽度。

具体的，在所述第二层间介质层150上形成第一光刻胶层(未图示)，对所述第一光刻胶层进行曝光、显影，从而形成第一光刻图案，所述第一光刻图案的开口定义了后续步骤形成的第三凹槽161的开口宽度。接着，按照所述第一光刻图案对所述第二层间介质层150进行刻蚀，从而形成第三凹槽161。所述第三凹槽161位于所述第二层间介质层150内并未贯穿所述第二层间介质层150。接着，将所述第一光刻图案剥离后，形成第二光刻胶层，对所述第二光刻胶层进行曝光、显影，从而形成第二光刻图案，所述第二光刻图案的开口定义了后续步骤中形成的通孔162的开口宽度，且所述第二光刻图案的开口位于所述第二沟槽160内。接着，按照所述第二光刻图案对所述第三凹槽161内的所述第二层间介质层150进行刻蚀，至暴露出所述低介电常数阻挡层140，接着对所述低介电常数阻挡层140进行刻蚀，至暴露出部分所述第一金属层130，从而形成通孔162。最后，将所述第二光刻图案剥离。所述第三凹槽161与所述通孔162共同构成所述第二凹槽160。

本实施例中，所述通孔162的宽度小于所述第三凹槽161的宽度。所述通孔162的深度介于280nm～380nm之间，所述通孔162的宽度介于50nm～150nm之间；所述第三凹槽161的深度介于300nm～500nm之间，所述第三凹槽161的宽度介于150nm～300nm之间。

当然，在其他实施例中，也可以先形成所述通孔162再形成所述第三凹槽161，可以根据实际的工艺条件来决定，本实用新型对此并不作限定。

图9是在图8所述的结构上形成保护层的剖面示意图，图10是在图9所示的结构上在通孔底部的第一金属层内形成凹陷的剖面示意图，图11是在图10所示的结构上形成第二阻挡层的剖面示意图。请参考图9至图11所示，在步骤S04中，形成第二阻挡层190在所述第二凹槽160的侧壁及底部，所述第二阻挡层190的材质包含钽化钌。

本实施例中，首先形成保护层170在所述第三凹槽161的侧壁及底部以及所述通孔162的侧壁，接着形成第二阻挡层190在所述第三凹槽161及所述通孔162的侧壁及底部，所述保护层170的材质包含含氮的钽化钌(RuTaN)，所述第二阻挡层190的材质包含钽化钌。

首先，请参考图9所示，形成保护层170，例如可以采用物理气相沉积工艺形成，所述保护层170覆盖所述第三凹槽161与所述通孔162的侧壁及底部。所述保护层170的材质包含但不限于含氮的钽化钌。物理气相沉积中，靶材的材质包含10％的钽与90％的钌，溅射气体中氮气与氩气的比例为1:1，偏置功率为500w～1200w，腔室的温度介于350℃～450℃，例如腔室的温度为400℃。当然，在其他实施例中，所述保护层170的材质也可以为钽化钌，或者所述保护层170也可以为钽化钌与含氮的钽化钌的叠层结构。

接着，请参考图10所示，增大偏置功率至1000w～1800w，使腔体内的氩离子竖直向下加速，对所述通孔162的底部产生物理刻蚀作用，以刻蚀所述通孔162底部的所述保护层170与所述第一金属层130，在所述第一金属层130内形成凹陷，使所述通孔162的底部呈弧形。所述通孔162底部少量的Cu会被反溅到所述通孔162的侧壁，而不会扩散到第二层间介质层150中产生污染，物理刻蚀中腔室的温度保持不变，即介于350℃～450℃，例如为400℃。含氮的钽化钌与溅射到侧壁上的铜具有较好的润湿性，铜能够很好的覆盖到所述通孔162侧壁上的含氮的钽化钌上，以避免铜扩散到第二层间介质层150中产生污染。

最后，形成所述第二阻挡层180，例如可以采用物理气相沉积工艺形成，所述第二阻挡层180覆盖所述第三凹槽161与所述通孔162的侧壁及底部。所述第二阻挡层180的材质包含但不限于钽化钌。物理气相沉积中，靶材的材质5at％～20at％的钽与95at％～80at％的钌，例如包含10％的钽与90％的钌，偏置功率为500w～1200w，腔室的温度介于350℃～450℃，例如腔室的温度为400℃。所述第二阻挡层180作为后续形成的金属种子层的阻挡层与润湿层，所述第二阻挡层180的厚度介于8nm～13nm之间。在其他实施例中，所述第二阻挡层180的材质也可以为含氮的钽化钌(RuTaN)，或者所述第二阻挡层180也可以为钽化钌与含氮的钽化钌的叠层结构。

本实施例中，所述保护层170的厚度小于所述第二阻挡层180的厚度，在对所述通孔162底部的所述保护层170与所述第一金属层130进行刻蚀时，侧壁的所述保护层170能够阻挡溅射到侧壁的污染物，其厚度较薄能够降低成本，而所述第二阻挡层180较厚，在其表面只需要沉积相对较少的种子层即可实现电镀，防止开口悬垂物的形成。

图12是在图11所示的结构上形成金属种子层的剖面示意图，图13是在图12所示的结构上填充第二金属层的剖面示意图。如图12与图13所示，在步骤S05中，填充第二金属层210在所述第二凹槽160内。

首先，请参考图12所示，形成金属种子层190在所述第三凹槽161及所述通孔162的侧壁及底部，例如可以采用物理气相沉积工艺形成，所述金属种子层190覆盖所述第二阻挡层180。所述金属种子层190的材质包含但不限于铜。

与钽和铜的润湿性的相比，钽化钌与铜的润湿性提高，因此可以使薄的铜种子层在钽化钌(即第二阻挡层180)上均匀连续成膜而不会结块成团，同时亦不会因为种子层过厚而在开口处形成悬垂物，使得后续形成的第二金属层的抗电子迁移效应提高，同时在钽化钌上形成光滑连续的铜种子层能够提高后续第二金属层电镀的性能。所述金属种子层190的厚度介于15nm～25nm之间。

接着，请参考图13所示，形成第二金属层200，例如可以采用电镀的方法形成。所述第二金属层200填满所述第三凹槽161与所述通孔162并覆盖所述第二层间介质层150，接着对所述第二金属层200进行平坦化至暴露出所述第二层间介质层150，以形成第二金属互连线。所述第二金属层200的材质包含但不限于铜。

本实施例中，所述保护层170的材质包含含氮的钽化钌，所述第二阻挡层180的材质包含钽化钌，在其他实施例中，所述保护层170的材质还可以为钽化钌，所述第二阻挡层180的材质还可以为含氮的钽化钌。与钽\/氮化钽相比，钽化钌\/含氮的钽化钌的通孔阻值降低，可有效地减小RC延迟和功率的消耗；并且，含氮的钽化钌可有效的阻挡所述第二金属层200的扩散，从而提高器件的性能。

并且，与钽和铜的润湿性的相比，钽化钌与铜的润湿性提高，可实现在钽化钌上沉积很薄的一层均匀连续成膜的铜种子层，防止开口悬垂物的形成，从而避免空洞的形成；并且，与钽\/氮化钽相比，钽化钌\/含氮的钽化钌对氧的阻挡性能增强,使得Cu导线的抗电子迁移效应提高，同时在钽化钌上形成光滑连续的Cu种子层能够提高后续Cu电镀的性能。

进一步的，在所述第三凹槽161及所述通孔162的侧壁及底部形成保护层170之后，刻蚀所述通孔162底部的所述保护层170与所述第一金属层130，以在所述第一金属层130内形成凹陷，使所述通孔162的底部呈弧形，后续形成的第二阻挡层180、金属种子层180以及第二金属层200的底部都呈弧形，增大了通孔电流的横截面积，从而减小通孔的接触电阻，增加抗电子迁移能力。

当然，在形成第二金属层200之后，还可以采用形同的方法形成第三金属层、第四金属层等，可以根据实际的需求决定，本实用新型对此不作限定。

相应的，本实用新型还提供一种互连结构，采用如上所述的互连结构的制作方法制作而成。请参图13所示，所述互连结构包括：基底(未图示)、第一层间介质层100、第一金属层130、第二层间介质层150、第二阻挡层180以及第二金属层200。所述第一层间介质层100位于所述基底上，且所述第一层间介质层100内具有第一金属层130。所述第二层间介质层150覆盖所述第一层间介质层100和所述第一金属层130，且所述第二层间介质层150内形成有第二凹槽160，所述第二凹槽160暴露出部分所述第一金属层130。所述第二阻挡层180形成于所述第二凹槽160的侧壁及底部，且所述第二阻挡层180的材质包含钽化钌。所述第二金属层200填充于所述第二凹槽160内。

在本实施例中，所述第一层间介质层100内形成有第一凹槽110，所述第一金属层130填充于所述第一凹槽110内。所述第一凹槽110的个数可以为一个，也可以为多个，本实施例对此不作限定。

在本实施例中，所述第二凹槽160包含：形成于所述第二层间介质层150内的第三凹槽161，以及形成于所述第三凹槽161底部的所述第二层间介质层150内的通孔162，所述通孔162的宽度小于所述第二凹槽161的宽度，且所述通孔162暴露出部分所述第一金属层130。

所述互连结构还包括保护层170，所述保护层170形成于所述第三凹槽161的侧壁及底部以及所述通孔162的侧壁，所述保护层170的材质包含含氮的钽化钌。

在本实施例中，所述保护层170的厚度小于所述第二阻挡层180的厚度，在对所述通孔162底部的所述保护层170与所述第一金属层130进行刻蚀时，侧壁的所述保护层170能够阻挡溅射到侧壁的污染物，其厚度较薄能够降低成本，而所述第二阻挡层180较厚，在其表面只需要沉积相对较少的种子层即可实现电镀，防止开口悬垂物的形成。

本实施例中，所述第一金属层130内形成有凹陷使得所述通孔162的底部呈弧形，使得所述第二阻挡层180与所述第二金属层200的底部都呈弧形，增大了通孔电流的横截面积，从而减小通孔的接触电阻，增加抗电子迁移能力。

所述互连结构还包括：金属种子层190，所述金属种子层190形成于所述第三凹槽161及所述通孔162的侧壁及底部；所述金属种子层190覆盖所述第二阻挡层180。

所述互连结构还包括：低介电常数阻挡层140，所述低介电常数阻挡层140覆盖所述第一层间介质层100、所述第一阻挡层120以及所述第一金属层130，所述第二层间介质层150覆盖所述低介电常数阻挡层140。

本实施例中，所述第一凹槽110的深度介于170nm～270nm之间，所述第一凹槽110的宽度介于70nm～170nm之间。所述通孔162的深度介于280nm～380nm之间，所述通孔162的宽度介于50nm～150nm之间。所述第三凹槽161的深度介于300nm～500nm之间，所述第三凹槽161的宽度介于150nm～300nm之间。所述第一阻挡层120的厚度介于10nm～20nm之间，所述保护层170的厚度介于4nm～7nm之间，所述第二阻挡层180的厚度介于8nm～13nm之间，所述金属种子层190的厚度介于15nm～25nm之间。

本实施例中，所述第一层间介质层100与所述第二层间介质层150的材质均包含但不限于氧化硅，所述第一金属层130与所述第二金属层200的材质均包含但不限于铜，所述金属种子层190的材质包含铜，所述低介电常数阻挡层140的材质包含氮化硅和氮碳化硅。

相应的，本实用新型还提供一种半导体器件，包含如上所述的互连结构。

具体的，所述半导体器件包括：基底、第一层间介质层第一金属层、第二层间介质层、第二阻挡层以及第二金属层。所述第一层间介质层位于所述基底上，且所述第一层间介质层内具有所述第一金属层。所述第二层间介质层覆盖所述第一层间介质层和所述第一金属层，且所述第二层间介质层内形成有第二凹槽，所述第二凹槽暴露出部分所述第一金属层。所述第二阻挡层形成于所述第二凹槽的侧壁及底部，且所述第二阻挡层的材质包含钽化钌。所述第二金属层填充于所述第二凹槽内。

所述第一金属层内形成有凹陷使得所述通孔的底部呈弧形。

综上所述，本实用新型提供的互连结构及半导体器件中，在所述第二凹槽的侧壁及底部形成有第二阻挡层，所述第二阻挡层的材质包含钽化钌，使得后续形成的第二金属层的浸润性更好。

进一步的，在所述第三凹槽的侧壁及底部以及所述通孔的侧壁上形成有保护层，所述保护层的材质包含含氮的钽化钌，所述第二阻挡层的材质包含钽化钌，与钽\/氮化钽相比，钽化钌\/含氮的钽化钌的通孔阻值降低，可有效地减小RC延迟和功率的消耗；并且，含氮的钽化钌可有效的阻挡第二金属层的扩散，从而提高器件的性能。

设计图

互连结构及半导体器件论文和设计

互连结构及半导体器件论文和设计-高成

全文摘要

主设计要求

设计方案

设计说明书

设计图

相关信息详情

猜你喜欢