导读:本文包含了复合域论文开题报告文献综述、选题提纲参考文献及外文文献翻译，主要关键词:傅立叶,小波,算法,复数,视网膜,尺度,地震波。
复合域论文文献综述
李明阳[1]（2018）在《基于复合域分析的癫痫脑电信号检测算法研究》一文中研究指出癫痫是一种常见的神经系统疾病,通常以脑细胞突然过度放电引起的短暂脑功能失常为特征。脑电图中包含大量的生理和病理信息,临床上医生通过视觉分析24小时脑电图来诊断病情。脑电图在癫痫诊断工作中的必要性以及视觉检测存在的诸多不足,促使以信号处理为基础的自动检测技术成为目前的研究热点。计算机自动检测技术最核心的任务就是利用信号处理和模式识别方法实现脑电信号的解析与判读。美国、法国和奥地利等国家已开发出在线癫痫诊断系统,并成功应用于临床,而我国相关研究还主要停留在实验室阶段。主要是由于目前癫痫脑电分析算法采用单一算法域为主,对有效病理信息的挖掘与表征程度不高,分析效果难以满足临床应用的要求,在算法稳定性、适应性和泛化性方面还存在问题。在此情况下,寻求一种高效、可靠的癫痫脑电信号分析方法就显得尤为迫切和必要。本文从癫痫脑电信号的特点入手,研究各个不同发作期脑电信号的差异性,并在此基础上提出了复合域分析算法。分别针对目前检测算法在稳定性、适应性和泛化性方面存在的问题展开深入研究,建立相应的基于复合域分析的癫痫脑电信号检测模型,探索所提算法在癫痫自动诊断中的应用。本文的主要工作及创新点如下:(1)针对癫痫放电变化引起的数据波动大、分类结果不稳定的问题,本文提出了基于小波-包络谱的癫痫脑电分析模型。该模型以双密度离散小波变换为基础,结合包络分析算法,利用算法间的优势互补揭示出更多的特征信息,提高信息特异性。在复合域的良好基础下,为了缓解算法复杂度和识别率的矛盾关系,提取几种简单统计参数描述癫痫间期和癫痫发作期脑电信号的差异,在保证特征的表征能力的同时降低了算法复杂度,避免了单域算法中特征计算负担重的问题。并且,在识别阶段利用Adaboost算法对神经网络进行集成,进一步提高了分类器的特征学习能力和结果的稳定性。模型将时频域算法和频域算法有机结合,初步探索了复合算法域在癫痫脑电信号处理中的应用,实验结果表明该算法对癫痫间期和发作期脑电信号的检测准确率为98.93%,并且和单一算法域分析方法相比结果波动性更小,识别率更加稳定。(2)针对算法对不同分类任务间切换的适应性不强的问题,本文提出基于多阶次分数阶傅立叶变换-小波包分解(Fr FT-WPT)的癫痫脑电分析模型。将分数阶傅立叶变换和小波包变换两种时频分析算法相联合,计算各子带模糊熵以定量分析复合时频算法域下脑电信号的非线性特性。为了更加充分的利用分数阶傅立叶变换分解后的信息,以及其参数可调阶数的特点,引入了多阶分数阶傅立叶变换的思想,通过对分数阶傅立叶变换聚焦程度的调节,实现对癫痫脑电信号多聚焦程度的不同信息的捕捉。考虑到不同分类任务有效的特征组合不同,在主成分分析和Kruskal-Wallis检验的基础提出了一种改进的特征选择方案,从而可以自适应的对不同分类任务进行最优表征。算法将两种时频域算法相复合,对七个常见分类任务进行测试,经多次实验表明算法对七个任务的分类正确率均可以达到99.0%以上,在不损失性能的情况下实现了对不同分类任务的切换,具有较好的适应性。(3)在前期方法的基础上,本文进一步研究了复合域分析对临床不同患者数据的识别能力与泛化能力问题,提出了基于极大模值离散小波变换-核密度估计(MODWT-KDE)的癫痫脑电分析模型,并利用多个患者的大量临床数据验证算法性能。在此算法构架下,首先采用基于最小标准差和最大互信息的方法进行导联选择,以无重迭矩形窗滑动截取脑电数据;同时引入核密度估计算法对极大模值离散小波变换分解系数进行统计分析,不仅有利于统计特征的表达,而且两种算法特性的互补也弱化了小波函数对分类性能的影响。在分类阶段,采用合成少数类过采样算法,避免了分类模型由于学习信息过于集中和单一而出现过拟合的现象,提高分类器的泛化能力。该算法结合了空域、时频域和统计域信息,在验证中表现出突出的鲁棒性,对23个受试者的平均敏感度和平均特异性分别为97.84%和99.97%,对多患者大量数据的识别仍能保持非常稳定的结果,具有较好的泛化应用潜力。综上,本论文以癫痫脑电信号为研究对象,探讨了癫痫自动检测技术中核心的癫痫脑电信号分析算法设计问题。通过对固定分类任务下算法单次识别数据间的波动问题、算法在不同分类任务间的切换与适应问题、算法对不同患者的识别与泛化问题进行了研究,探讨了复合域下的癫痫脑电信号分析方法。分别针对上述叁个问题,利用复合算法域分析实现了准确、稳定的癫痫检测,本文工作可以促进癫痫自动检测技术的发展,为脑疾病诊断提供一种有效的解决方案。(本文来源于《吉林大学》期刊2018-12-01）
徐彬[2]（2018）在《基于复合域编码的嵌入式叁维测量系统研究》一文中研究指出叁维测量技术已经得到了广泛的应用,包括工业零件检测、VR电影制作、叁维地图导航、文物还原等。现有的叁维测量方法中,其中结构光测量法以大视场、高精度、编码图案可控、实时性好等优点得到了重点的关注与研究。随着智能制造的发展以及工业自动化的普及,智能设备的生产已经朝着高速度、高精度、高便携性、低功耗等方向发展,故现有的叁维测量解决方案大部分已经采用嵌入式平台来适用各种复杂的工业场合。为了满足实际工业在线叁维测量中高效率、高精度、低功耗、高自动化的需求,文中提出了一种结合二值时域编码和正弦空域编码的方法,以减少投影编码图案,实现快速绝对相位求解,并基于此方法搭建了基于AM572x多核平台的嵌入式叁维测量系统,主要的研究内容和取得的成果包含以下几个方面:1.分析现有结构光编码策略,针对现有时间编码策略和空间编码策略中,高分辨率、高精度和高实时性之间的矛盾,提出了一种基于二值编码与正弦编码相结合的混合编码方法。编码部分,为减少灰度跳变引起的编码误差,对标识编码区和正弦编码区进行了优化设计,在正弦编码区平滑过渡的约束下使得相邻标识区边界最小;解码部分,提出一种新的滤波策略,利用时域二值标识区分离出编码区中各周期正弦条纹,并对其进行滤波,提高了滤波速度;将标识向量编码做降维映射,对条纹相位进行线性展开,消除了累计误差,得到连续相位以避免极线约束方程的计算,提高后期匹配效率;讨论并验证了本编码法的可变频特性,在不改变编码图案分辨率与编码图数量的前提下,通过提高正弦的频率,可提高系统测量精度。2.设计基于AM572x平台的嵌入式叁维软件系统。针对AM752x平台的IPC双核通讯机制,在ARM端和DSP端完成了通讯框架程序的开发。利用ARM对外设灵活操控和DSP高速计算的优势,将叁维测量系统中的相机采集、内存控制、文件读取等工作放入了ARM程序中,复合编码法解码以及双目立体匹配等计算量大的部分编写在DSP程序中。同时,使用QT中的OPENGL ES 2.0图形接口实现了点云数据在LCD触摸屏的显示,增加了系统的完备性。3.搭建了基于AM572x平台的嵌入式叁维系统,并对实际物体进行了叁维重建,实验结果验证了本文提出的编解码策略和嵌入式系统的可行性。(本文来源于《深圳大学》期刊2018-06-30）
崔丽群,赵越,胡志毅,赵雨康[3]（2018）在《复合域的显着性目标检测方法》一文中研究指出目的针对显着性目标检测方法生成显着图时存在背景杂乱、检测区域不准确的问题,提出基于复合域的显着性目标检测方法。方法首先,在空间域用多尺度视网膜增强算法对原图像进行初步处理;然后,在初步处理过的图像上建立无向图并提取节点特征,重构超复数傅里叶变换到频域上得到平滑振幅谱、相位谱和欧拉谱,通过多尺度高斯核的平滑,得到背景抑制图;同时,利用小波变换在小波域上的具有多层级特性对图像提取多特征,并计算出多特征的显着性图;最后,利用提出的自适应阈值选择法将背景抑制图与多特征的显着性图进行融合,选择得到最终的显着图。结果对标准测试数据集MSRA10K和THUR15K中的图像进行显着性目标检测实验,同目前较流行的6种显着性目标检测方法对比,结果表明上述问题通过本文方法得到了很好地解决,即使在背景复杂的情况下,本文算法的准确率、召回率均高于对比算法,在MSRA10K数据集中,平均绝对误差(MAE)值为0.106,在THUR15K数据集中,平均绝对误差(MAE)值降低至0.068,平均结构性指标S-measure值为0.844 9。结论基于复合域的显着性目标检测方法,融合多个域的优势,在抑制杂乱的背景的同时提高了准确率,适用于自然景物、生物、建筑以及交通工具等显着性目标图像的检测。(本文来源于《中国图象图形学报》期刊2018年06期）
赵越[4]（2018）在《复合域的显着性目标检测研究》一文中研究指出计算机视觉领域中,图像预处理阶段使用显着性目标检测,可以极大地减少计算量并提高检测系统的准确性与实时性。目前提出的显着性目标检测方法大多是在单一域上进行解决,因环境的不确定因素、目标周围区域中的杂乱背景,导致生成显着图时,检测的显着性目标区域不准确、目标区域轮廓不清晰及背景误检测的问题时常发生。因此,本文提出基于复合域的显着性目标检测方法。首先,在空间域用多尺度视网膜增强算法对原图像进行初步处理;然后,在初步处理过的图像上建立无向图并提取节点特征,重构超复数傅里叶变换到频域上得到平滑振幅谱、相位谱和欧拉谱,通过多尺度高斯核的平滑,得到背景抑制图;同时,利用小波函数在小波变换域上具有的多层级特性对图像提取多特征,并计算出多特征的显着性图;最后,利用提出的自适应阈值选择法将背景抑制图与多特征的显着性图进行融合,得到最终的显着图。对标准测试数据集MSRA10K、THUR15K和ECSSD中的图像分别进行显着性目标检测实验,同目前较流行的显着性目标检测方法对比,实验结果表明,复杂背景和环境干扰下,本文方法能够准确检测到显着性目标区域,得到边界清晰轮廓完整的显着性图,算法的评价指标明显高于对比算法,抑制杂乱的背景的同时提高了准确率,具有较好的鲁棒性和普适性。(本文来源于《辽宁工程技术大学》期刊2018-05-01）
赵玉迎[5]（2018）在《基于复合域的高阶掩码研究及其VLSI硬件实现》一文中研究指出随着计算机网络的极速发展,信息安全成为当今不可忽视的重要问题,对密码芯片的攻击与防御成为信息安全领域的研究热点。其中以功耗攻击为代表的侧信道攻击技术对密码芯片的安全构成严重威胁,基于复合域的掩码方案以其特有的优势成为一种有效防御功耗攻击的方法。本文针对基于复合域的S盒构造算法进行研究,采用在有限域GF(24)上降低掩码数量的低熵掩码思想,降低了复合域求逆运算的乘法数量,在此基础上采用部分模块复用结构,最终提出了一种低面积复杂度的基于复合域的通用低熵高阶掩码方案。与传统的方案相比减少了逻辑资源的使用,且能够适用于由求逆运算构成的任意S盒的任意阶掩码方案。通过EDA工具对不同方案的硬件实现及综合仿真,结果表明该方案的一阶掩码比OSWALD、汪鹏君和AHN等提出的S盒有限域实现的硬件规模分别降低了27.9%,11.9%和5.3%,最后对该方案的安全性进行了证明。将所提出的方案应用于AES加密算法,并对该方案进行了具体硬件实现。本文采用TSMC 40nm标准工艺库,采用Synopsys DC综合工具及ICC自动布局布线工具,对非掩码、一阶和二阶掩码AES电路进行了综合,在25MHz的工作频率下,非掩码、一阶和二阶掩码AES的电路面积分别为310.5×309.9μm2、401.9×402μm2、561×560μm2。此外采用差分功耗攻击平台对一阶掩码AES进行了实际的功耗攻击实验,实验结果表明无法获取正确的密钥。本文设计的基于复合域通用低熵掩码方案在保证一定的安全性下,降低了对硬件资源的要求,对解决密码设备在嵌入式系统中的应用具有重要意义。(本文来源于《哈尔滨理工大学》期刊2018-03-01）
张肖强[6]（2016）在《基于复合域运算的AES密码电路优化设计方法研究》一文中研究指出信息安全的核心是密码技术,高级加密标准(Adavanced Encryption Standard,AES)作为最新的分组密码算法,已被广泛应用于信息安全的各个领域,包括无线传感网和射频识别技术(Radio Frequency Identification,RFID)等资源受限场合。然而如何在这种低成本、低功耗、资源受限的硬件平台上实现AES密码算法,给电路设计带来新的挑战。论文针对资源受限的应用领域,研究基于复合域运算的AES密码电路优化设计方法,降低加密电路面积和延时。在AES密码电路的算法级,重点解决了公共项消除(Common Subexpression Elimination,CSE)算法优化过程中的延时控制、最优GF((2~4)~2)域乘法逆结构、GF(((2~2)~2)~2)乘法逆运算单元之间的公共项(Common Subexpressions,CSs)消除等关键问题,在结构级研究了基于复合域的S盒与行移位、列混合之间的运算合并方法,在系统级研究了面向ZigBee节点芯片的AES-CCM*协处理器实现方法。论文主要工作与创新点如下。基于最短路径二叉树结构理论,研究了CSE优化过程中的延时控制方法,解决了CSE算法在优化过程中容易造成延时增加问题。首先根据最短路径二叉树构造理论,从数学形式证明消除CSs会增加路径长度,并得出一个保持最短路径不变的充分非必要条件。根据这个充分非必要条件,提出了最短路径CSE(Shortest Path CSE,SPCSE)算法,在CSs消除过程中保持各个输出信号的路径长度不变。在SPCSE基础上,提出了基于最短路径二叉树构造理论的延时敏感CSE(Delay Aware CSE,DACSE)算法,DACSE算法能够在给定延时约束条件下对CSs消除,不仅扩大了CSs选择范围,提高了面积优化效率,还能够给出从最小电路面积到最小关键路径延时之间更广泛的面积—延时折衷设计。针对目前GF((2~4)~2)域S盒结构单一,电路实现面积和延时都较大的问题,全面分析了GF((2~4)~2)域乘法逆结构,提出了一种短延时GF((2~4)~2)域S盒电路,降低了电路延时。分析了GF(2~4)域乘法逆和GF(2~4)乘法器的电路特点,提出了基于AND-XOR阵列结构的GF(2~4)域乘法逆单元和乘法器单元,减少了电路实现面积和延时。在此基础上,分析了不可约多项式和基对GF((2~4)~2)乘法逆和映射矩阵硬件复杂度的影响,基于最优映射矩阵和最优乘法逆结构构造出短延时GF((2~4)~2)S盒电路结构。为消除GF(((2~2)~2)~2)乘法逆运算单元之间的冗余逻辑,提出了基于DACSE分组联合优化方法,减少了GF(((2~2)~2)~2)S盒电路实现的面积和延时。根据GF(((2~2)~2)~2)乘法逆结构特点,对乘法逆中的运算单元进行分组,推导出各个运算单元在GF((2~2)~2)域上的逻辑表达式,采用DACSE对每个分组内的运算单元分别进行联合优化和单独优化。优化之后的GF(((2~2)~2)~2)S盒进一步减少了电路面积和延时。研究了复合域S盒、行移位和列混合之间的运算合并方法,提出了基于运算合并的轮变换电路优化设计方法,以进一步减少AES电路实现的面积和延时。首先推导了列混合运算中乘常数的矩阵形式,根据轮变换公式将复合域S盒与行移位、列混合进行合并。基于DACSE算法,对合并矩阵进行联合优化。最后,基于分时复用方法实现了AES加/解密复用电路,相比于加密电路和解密电路的单独实现,AES加/解密复用电路减少了28.12%电路面积,与未采用任何优化技术的AES加/解密复用电路相比,基于运算合并和联合优化的AES加/解密复用电路减少了46.06%电路面积。在AES密码电路优化设计基础上,提出了一个面向ZigBee节点芯片的基于单个AES处理单元的AES-CCM*协处理器架构。基于单个AES处理单元完成了ZigBee安全模式中的AES-CCM*运算和ZigBee密钥传输协议中的HMAC运算,有效减小了ZigBee系统中的资源开销。(本文来源于《南京航空航天大学》期刊2016-06-01）
梁浩,乌力吉,张向民[7]（2015）在《基于复合域的SM4算法的设计与实现》一文中研究指出从S盒优化角度入手,提出一种基于复合域的S盒实现方式,通过同构映射矩阵,将GF(28)的有限域求逆运算变到GF(((22)2)2)的复合域上进行,从而降低了计算的难度,比查找表方式面积减小约27%.在此基础上,设计实现了整个SM4算法,基于smic0.13μm的CMOS工艺综合显示,整个IP核面积仅为7 612门.本设计非常适用于智能IC卡等面积约束较严格的场合.(本文来源于《微电子学与计算机》期刊2015年05期）
夏立水[8]（2013）在《基于循环式结构和复合域S-box的AES算法IP设计与验证》一文中研究指出自从美国国家标准技术局NIST宣布AES取代DES成为新一代密码算法标准之后,AES受到了极大的关注,出现了大量AES算法的硬件实现。有的是为提高数据吞吐率基于流水线结构的FPGA实现,有的是为缩小面积采用变换域方法对S-box进行优化的ASIC实现。本文详细介绍了AES算法原理的加密运算、解密运算、密钥扩展运算和作为AES算法基础的有限域知识。在用matlab程序对AES算法进行软件仿真之后,文中提出实现AES算法的叁种硬件结构,提高吞吐率的基于流水线结构和缩小面积的基于循环式结构是AES算法研究的两个主要方向,而基于流水线循环混合式结构实现了速度和面积的折中。在基于循环式结构的方案下,本文提出用复合域方法和费尔马小定理相结合实现字节替代变换与其逆变换的结构共用设计,并用矩阵和分解方法实现列混合变换与其逆变换的结构共用设计,对构成AES算法的其它变换的结构共用设计也给出了分析。在基于循环式结构和结构共用设计的框架之下,采用硬件描述语言verilog实现了AES算法,并且为其设计了AHB接口以方便集成,随后使用EDA工具VCS对AES算法的RTL代码进行了功能仿真,仿真结果表明AES算法逻辑设计正确。(本文来源于《北京交通大学》期刊2013-06-01）
胡天祺,贾晓峰[9]（2012）在《复合域中的超广角波场修正》一文中研究指出单程波传播算子被广泛应用于正演、反演以及偏移问题。其优势在于速度快,节约计算成本,应用在偏移时对多次波噪音有很好的压制效果。另一方面,传统的单程波传播算子由于其基于傍轴近似的假设,难以处理大角度问题。对于回转波则是完全无法计算。对此,基于在2009年被提出的超广角算子,本文(本文来源于《中国地球物理2012》期刊2012-10-16）
李淼,徐建博[10]（2012）在《对称密码中复合域乘法运算可重构设计研究》一文中研究指出复合域乘法运算是对称密码算法中的基本运算和重要模块,因操作复杂且计算时间长,其实现性能在很大程度上制约着对称密码算法的运算速度。文章研究了对称密码算法中的复合域乘法运算特点及实现原理,设计了以GF(2~8)为基域,扩展到GF((2~8)~k)(k=1,2,3,4)域上的复合域乘法可重构架构,通过配置能够灵活高效地实现GF(2~8)、GF((2~8)~2)、GF((2~8)~3)、GF((2~8)~4)域上的有限域乘法操作。同时结合处理器的指令设计方法,设计了通用的复合域乘法操作及配置指令,能够极大的提高对称密码算法中复合域乘法运算的处理效率。最后文章对复合域乘法可重构架构进行了模拟与验证,在0.18μm CMOS工艺标准单元库下进行逻辑综合以及布局布线,并对综合结果进行了性能评估。结果表明,文章提出的复合域乘法可重构架构及相应的专用指令,在灵活性的前提下提供了较高的执行效率,具有较高的实用价值。(本文来源于《第27次全国计算机安全学术交流会论文集》期刊2012-08-20）
复合域论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
叁维测量技术已经得到了广泛的应用,包括工业零件检测、VR电影制作、叁维地图导航、文物还原等。现有的叁维测量方法中,其中结构光测量法以大视场、高精度、编码图案可控、实时性好等优点得到了重点的关注与研究。随着智能制造的发展以及工业自动化的普及,智能设备的生产已经朝着高速度、高精度、高便携性、低功耗等方向发展,故现有的叁维测量解决方案大部分已经采用嵌入式平台来适用各种复杂的工业场合。为了满足实际工业在线叁维测量中高效率、高精度、低功耗、高自动化的需求,文中提出了一种结合二值时域编码和正弦空域编码的方法,以减少投影编码图案,实现快速绝对相位求解,并基于此方法搭建了基于AM572x多核平台的嵌入式叁维测量系统,主要的研究内容和取得的成果包含以下几个方面:1.分析现有结构光编码策略,针对现有时间编码策略和空间编码策略中,高分辨率、高精度和高实时性之间的矛盾,提出了一种基于二值编码与正弦编码相结合的混合编码方法。编码部分,为减少灰度跳变引起的编码误差,对标识编码区和正弦编码区进行了优化设计,在正弦编码区平滑过渡的约束下使得相邻标识区边界最小;解码部分,提出一种新的滤波策略,利用时域二值标识区分离出编码区中各周期正弦条纹,并对其进行滤波,提高了滤波速度;将标识向量编码做降维映射,对条纹相位进行线性展开,消除了累计误差,得到连续相位以避免极线约束方程的计算,提高后期匹配效率;讨论并验证了本编码法的可变频特性,在不改变编码图案分辨率与编码图数量的前提下,通过提高正弦的频率,可提高系统测量精度。2.设计基于AM572x平台的嵌入式叁维软件系统。针对AM752x平台的IPC双核通讯机制,在ARM端和DSP端完成了通讯框架程序的开发。利用ARM对外设灵活操控和DSP高速计算的优势,将叁维测量系统中的相机采集、内存控制、文件读取等工作放入了ARM程序中,复合编码法解码以及双目立体匹配等计算量大的部分编写在DSP程序中。同时,使用QT中的OPENGL ES 2.0图形接口实现了点云数据在LCD触摸屏的显示,增加了系统的完备性。3.搭建了基于AM572x平台的嵌入式叁维系统,并对实际物体进行了叁维重建,实验结果验证了本文提出的编解码策略和嵌入式系统的可行性。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
复合域论文参考文献
[1].李明阳.基于复合域分析的癫痫脑电信号检测算法研究[D].吉林大学.2018
[2].徐彬.基于复合域编码的嵌入式叁维测量系统研究[D].深圳大学.2018
[3].崔丽群,赵越,胡志毅,赵雨康.复合域的显着性目标检测方法[J].中国图象图形学报.2018
[4].赵越.复合域的显着性目标检测研究[D].辽宁工程技术大学.2018
[5].赵玉迎.基于复合域的高阶掩码研究及其VLSI硬件实现[D].哈尔滨理工大学.2018
[6].张肖强.基于复合域运算的AES密码电路优化设计方法研究[D].南京航空航天大学.2016
[7].梁浩,乌力吉,张向民.基于复合域的SM4算法的设计与实现[J].微电子学与计算机.2015
[8].夏立水.基于循环式结构和复合域S-box的AES算法IP设计与验证[D].北京交通大学.2013
[9].胡天祺,贾晓峰.复合域中的超广角波场修正[C].中国地球物理2012.2012
[10].李淼,徐建博.对称密码中复合域乘法运算可重构设计研究[C].第27次全国计算机安全学术交流会论文集.2012
论文知识图
