导读:本文包含了整数加法器论文开题报告文献综述、选题提纲参考文献，主要关键词:加法器,逻辑,整数,可编程,门阵列,多米诺,前缀。
整数加法器论文文献综述写法
张镇,冯婧[1]（2010）在《高性能桶形整数加法器的设计》一文中研究指出为了提高加法器的运算速度,提出了一种新型并行整数加法算法——桶形整数加法算法。该加法器以半加器为基础,将并行与迭代反馈思想相结合,根据每轮迭代后进位链的值判断是否已经累加结束,可以在保持低功耗的同时提高运算速度。仿真结果表明,该桶形整数加法器在面积少量增加的基础上,速度提高明显。(本文来源于《计算机应用》期刊2010年11期）
谭全林,邢座程,李少青,陈延仓[2]（2009）在《64位整数加法器的设计与实现》一文中研究指出为了提高算术逻辑部件的性能,采用多米诺逻辑和偏斜逻辑门的电路结构,结合并行前缀加法器的优点,设计实现了一款64位高性能整数加法器.根据需要,设计了一种符号扩展电路,使之能够处理带符号操作数的加减法,符号扩展结果可以进行溢出判断.模拟结果表明:在0.13μmCMOS的工艺条件下,关键路径的延时为630ps功耗为21.6mW,达到了高速低功耗的设计目标.(本文来源于《微电子学与计算机》期刊2009年02期）
范小飞[3]（2008）在《64位1.47GHz高性能整数加法器的研究与设计》一文中研究指出本文面向X流处理器的应用需求设计了一款64位高性能整数加法器,为了能够使它获得较快的速度并达到较小的版图面积,本文采用全定制设计方法并结合动态多米诺逻辑进行设计。本论文的主要工作包括:一、设计并实现了一款64位高性能整数加法器,采用全定制设计方法并结合动态电路进行设计。版图的最终模拟结果表明,在130纳米工艺,SS条件下测得关键路径的延时约为680ps。通过将本设计与其它的64位加法器设计进行对比分析后得知,本设计在速度、面积和功耗方面均具有较好的性能优势。二、由于动态电路是一种高速的且对噪声影响相对敏感的电路,本文针对噪声形成的原因,深入地分析了动态结点上引入的噪声可能对电路性能造成的不利影响。根据动态多米诺逻辑的特点,本文提出了一种优化多米诺逻辑的方法一偏斜CMOS逻辑优化法,该方法使多米诺逻辑在速度和噪声容限方面进行了很好的折中,从而使得它不仅可以具有较快的速度,而且具有较好的抗噪声能力。叁、为了找到能够实现高速加法器电路的设计结构,本文对目前流行的并行前缀算法及其实现的几种先进的“进位树”结构进行了深入地分析和研究。经过研究发现,传统的Han-Carlson树在逻辑级数、布线通道和最大扇出方面都具有相对较优的性能。在此基础上,本文提出了对传统Han-Carlson树进行改进的办法,使改进后的进位树的性能进一步提高。此外,本文还对Han-Carlson树的电路实现形式进行了讨论,为了保证加法器的整体性能,本文还对加法器的电路结构进行了大量的研究和优化工作。四、采用层次化全定制版图设计流程进行加法器的版图设计,为了达到较优的性能及较小的面积代价,本文通过精心、细致的布局规划对版图的形状和大小进行了反复的调整和优化,并最终使设计达到了要求。另外,对深亚微米工艺下长互连线的延时优化技术进行了深入的分析,这些技术对于减小由长互连线造成的大延时具有很好的效果,因而得到了广泛地应用。(本文来源于《国防科学技术大学》期刊2008-04-01）
整数加法器论文开题报告范文
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
为了提高算术逻辑部件的性能,采用多米诺逻辑和偏斜逻辑门的电路结构,结合并行前缀加法器的优点,设计实现了一款64位高性能整数加法器.根据需要,设计了一种符号扩展电路,使之能够处理带符号操作数的加减法,符号扩展结果可以进行溢出判断.模拟结果表明:在0.13μmCMOS的工艺条件下,关键路径的延时为630ps功耗为21.6mW,达到了高速低功耗的设计目标.
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
整数加法器论文参考文献
[1].张镇,冯婧.高性能桶形整数加法器的设计[J].计算机应用.2010
[2].谭全林,邢座程,李少青,陈延仓.64位整数加法器的设计与实现[J].微电子学与计算机.2009
[3].范小飞.64位1.47GHz高性能整数加法器的研究与设计[D].国防科学技术大学.2008