全文摘要
本实用新型提供的LED显示屏驱动芯片，包括控制器、行扫描驱动单元、LED阵列和列输出驱动单元；其中控制器的输出端连接行扫描驱动单元的输入端，行扫描驱动单元的输出端所述LED阵列；列输出驱动单元包括移位寄存器、锁存器、恒流输出单元和锁存解码单元；控制器的数据输出端口和时钟端口还连接至锁存解码单元的输入端，锁存解码单元的输出端连接至所述锁存器的控制端。该芯片由现有的4线LED显示屏控制改为3线LED显示屏控制，省去了控制器的数据锁存端口LA。列输出驱动单元内部增加了锁存解码单元，通过数据输出端口信号和时钟端口信号复原LA数据锁存信号，简化了现有LED显示屏驱动芯片结构，减少了外接端口。
主设计要求
1.一种LED显示屏驱动芯片，包括控制器、行扫描驱动单元、LED阵列和列输出驱动单元；其中所述控制器的输出端连接所述行扫描驱动单元的输入端，行扫描驱动单元的输出端连接所述LED阵列；所述列输出驱动单元包括移位寄存器、锁存器和恒流输出单元；控制器的数据输出端口和时钟端口连接至所述移位寄存器，移位寄存器的输出端连接至所述锁存器的输入端，锁存器的输出端连接至恒流输出单元的输入端，恒流输出单元的输出端连接至所述LED阵列；控制器的使能端口连接至恒流输出单元的控制端；其特征在于，所述列输出驱动单元还包括锁存解码单元；控制器的数据输出端口和时钟端口还连接至锁存解码单元的输入端，锁存解码单元的输出端连接至所述锁存器的控制端。
设计方案
1.一种LED显示屏驱动芯片，包括控制器、行扫描驱动单元、LED阵列和列输出驱动单元；其中所述控制器的输出端连接所述行扫描驱动单元的输入端，行扫描驱动单元的输出端连接所述LED阵列；
所述列输出驱动单元包括移位寄存器、锁存器和恒流输出单元；控制器的数据输出端口和时钟端口连接至所述移位寄存器，移位寄存器的输出端连接至所述锁存器的输入端，锁存器的输出端连接至恒流输出单元的输入端，恒流输出单元的输出端连接至所述LED阵列；控制器的使能端口连接至恒流输出单元的控制端；
其特征在于，
所述列输出驱动单元还包括锁存解码单元；控制器的数据输出端口和时钟端口还连接至锁存解码单元的输入端，锁存解码单元的输出端连接至所述锁存器的控制端。
2.根据权利要求1所述LED显示屏驱动芯片，其特征在于，
所述列输出驱动单元中的恒流输出单元为多个；
控制器的数据锁存端口还连接至列输出驱动单元中另一恒流输出单元的控制端，该恒流输出单元的输出端连接至所述LED阵列。
3.根据权利要求1所述LED显示屏驱动芯片，其特征在于，
所述锁存解码单元包括多个第一D触发器、延时单元、反向器、组合逻辑单元以及第二D触发器；
所有第一D触发器相互串联，其中第1个第一D触发器的电源端接正电源，第N+1个第一D触发器的电源端接第N个第一D触发器的输出端；所有第一D触发器的输出端接至组合逻辑单元的输入端；所有第一D触发器的数据段接至所述控制器的数据输出端口；
所述控制器的时钟端口通过所述延时单元接至所有第一D触发器的时钟端；控制器的时钟端口还通过所述反向器接第二D触发器的数据端；
所述组合逻辑单元的输出端接第二D触发器的电源端，第二D触发器的输出端接所述锁存器的控制端，第二D触发器的电源端接时钟。
设计说明书
技术领域
本实用新型属于集成电路技术领域，具体涉及一种LED显示屏驱动芯片。
背景技术
一般而言,LED显示屏系统具有控制器、行扫描驱动、LED灯阵列和列输出驱动组成。如图1所示，控制器控制行扫描驱动和列输出驱动，行扫描驱动控制LED阵列进行逐行扫描，列输出驱动控制LED阵列的恒流打开实现逐行点灯，并通过列输出的PWM驱动控制实现灯的灰度控制。逐行的LED灰度控制经过行扫描驱动周期性行扫描显示从而实现图像的显示。
目前广泛应用的4线LED显示屏驱动芯片较为成熟，即控制器与列输出驱动之间通常采用4线控制方式。分别为数据串行输入SDI，数据移位时钟CLK，数据锁存LA，输出打开使能OE。其中数据串行输入SDI和数据移位时钟CLK接到列输出驱动的移位寄存器模块。数据锁存LA接到锁存器模块，负责锁存数据。移位寄存器给锁存器提供数据。输出打开使能OE接到恒流输出模块，负责整体使能恒流输出。锁存器数据控制恒流输出的开与管。在数据移位时钟CLK的上升沿将串行输入数据SDI移入，数据锁存LA的高电平锁存数据，锁存的数据用于输出打开和关闭控制，输出打开使能OE是控制器发出的PWM信号，用于使能恒流输出，实现LED的灰度控制。
但是现有的4线LED显示屏驱动芯片仍需要4个端口驱动，占用端口资源太多。
实用新型内容
因此，本实用新型的目的是提供一种LED显示屏驱动芯片，简化了现有的4线LED显示屏驱动芯片结构，减少了外接端口。
一种LED显示屏驱动芯片，包括控制器、行扫描驱动单元、LED阵列和列输出驱动单元；其中所述控制器的输出端连接所述行扫描驱动单元的输入端，行扫描驱动单元的输出端连接所述LED阵列；
所述列输出驱动单元包括移位寄存器、锁存器和恒流输出单元；控制器的数据输出端口和时钟端口连接至所述移位寄存器，移位寄存器的输出端连接至所述锁存器的输入端，锁存器的输出端连接至恒流输出单元的输入端，恒流输出单元的输出端连接至所述LED阵列；控制器的使能端口连接至恒流输出单元的控制端；
所述列输出驱动单元还包括锁存解码单元；控制器的数据输出端口和时钟端口还连接至锁存解码单元的输入端，锁存解码单元的输出端连接至所述锁存器的控制端。
优选地，所述列输出驱动单元中的恒流输出单元为多个；
控制器的数据锁存端口还连接至列输出驱动单元中另一恒流输出单元的控制端，该恒流输出单元的输出端连接至所述LED阵列。
优选地，所述锁存解码单元包括多个第一D触发器、延时单元、反向器、组合逻辑单元以及第二D触发器；
所有第一D触发器相互串联，其中第1个第一D触发器的电源端接正电源，第N+1个第一D触发器的电源端接第N个第一D触发器的输出端；所有第一D触发器的输出端接至组合逻辑单元的输入端；所有第一D触发器的数据段接至所述控制器的数据输出端口；
所述控制器的时钟端口通过所述延时单元接至所有第一D触发器的时钟端；控制器的时钟端口还通过所述反向器接第二D触发器的数据端；
所述组合逻辑单元的输出端接第二D触发器的电源端，第二D触发器的输出端接所述锁存器的控制端，第二D触发器的电源端接时钟。
本实用新型提供的LED显示屏驱动芯片，由现有的4线LED显示屏控制改为3线LED显示屏控制，省去了控制器的数据锁存端口LA。列输出驱动单元内部增加了锁存解码单元，通过数据输出端口信号和时钟端口信号复原LA数据锁存信号，简化了现有的4线LED显示屏驱动芯片结构，减少了外接端口。
附图说明
为了更清楚地说明本实用新型具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍。附图中，各元件或部分并不一定按照实际的比例绘制。
图1为现有4线LED显示屏驱动芯片的结构框图。
图2为本实用新型实施例一提供的LED显示屏驱动芯片的结构框图。
图3为本实用新型实施例二提供的锁存解码单元的电路图。
具体实施方式
下面将结合附图对本实用新型技术方案的实施例进行详细的描述。以下实施例仅用于更加清楚地说明本实用新型的技术方案，因此只作为示例，而不能以此来限制本实用新型的保护范围。
应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和\/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和\/或其集合的存在或添加。
还应当理解，在此本实用新型说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本实用新型。如在本实用新型说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。
如在本说明书和所附权利要求书中所使用的那样，术语“如果”可以依据上下文被解释为“当...时”或“一旦”或“响应于确定”或“响应于检测到”。类似地，短语“如果确定”或“如果检测到[所描述条件或事件]”可以依据上下文被解释为意指“一旦确定”或“响应于确定”或“一旦检测到[所描述条件或事件]”或“响应于检测到[所描述条件或事件]”。
实施例一：
一种LED显示屏驱动芯片，参见图2，包括控制器、行扫描驱动单元、LED阵列和列输出驱动单元；其中所述控制器的输出端连接所述行扫描驱动单元的输入端，行扫描驱动单元的输出端连接所述LED阵列；
所述列输出驱动单元包括移位寄存器、锁存器和恒流输出单元；控制器的数据输出端口(以下简称SDI端口)和时钟端口(以下简称CLK端口)连接至所述移位寄存器，移位寄存器的输出端连接至所述锁存器的输入端，锁存器的输出端连接至恒流输出单元的输入端，恒流输出单元的输出端连接至所述LED阵列；控制器的使能端口连接至恒流输出单元的控制端；
所述列输出驱动单元还包括锁存解码单元；控制器的数据输出端口和时钟端口还连接至锁存解码单元的输入端，锁存解码单元的输出端连接至所述锁存器的控制端。
具体地，原有的LED显示屏驱动芯片需要由控制器提供4个端子进行控制，本实施例提供的LED显示屏驱动芯片只需要控制器提供3个端子进行控制即可。列输出驱动单元省去了数据锁存端口(以下简称LA端口)。同时列输出驱动单元内部增加了锁存解码单元。SDI端口和CLK端口接到移位寄存器模块的同时也接到锁存解码模块，然后锁存解码单元的输出接到锁存器，用于锁存数据。
通常的数据锁存在串行数据移位完成之后，数据锁存与数据移位分别在不同的时间段内实现。采用在CLK信号高电平期间，发送多个SDI脉冲代替传统锁存信号的方式，不占用信道带宽。在充分利用信道的同时，配合控制器发送信号的调整，将数据锁存功能集成进芯片内部，从而省去外部的数据锁存端口。
该芯片由现有的4线LED显示屏控制改为3线LED显示屏控制，省去了控制器的LA端口。列输出驱动单元内部增加了锁存解码单元，通过数据输出端口信号和时钟端口信号复原传统的LA锁存信号，简化了现有的4线LED显示屏驱动芯片结构，减少了外接端口。
优选地，所述列输出驱动单元中的恒流输出单元为多个；
控制器的数据锁存端口还连接至列输出驱动单元中另一恒流输出单元的控制端，该恒流输出单元的输出端连接至所述LED阵列。
具体地，由于列输出驱动单元可省去一个LA端口，即少一个引脚，简化芯片端口。而省掉的LA端口可以用于增加恒流输出端口。即可以在该列输出驱动单元中增加一个恒流输出单元，将控制器的LA端口接该恒流输出单元的控制端，该恒流输出单元的输出端连接至所述LED阵列，这样列输出驱动单元就可以控制更多LED灯或者控制更大一片LED阵列，从而扩展芯片功能。
实施例二：
实施例二在实施例一的基础上增加以下内容：
参见图3，图中第一D触发器和第二D触发器均用dff表示，延时单元用delay表示，反向器用inv表示，组合逻辑单元用comb logic表示。
所述锁存解码单元包括多个第一D触发器、延时单元、反向器、组合逻辑单元以及第二D触发器；
所有第一D触发器相互串联，其中第1个第一D触发器的电源端接正电源，第N+1个第一D触发器的电源端接第N个第一D触发器的输出端；所有第一D触发器的输出端接至组合逻辑单元的输入端；所有第一D触发器的数据段接至所述控制器的数据输出端口；
所述控制器的时钟端口通过所述延时单元接至所有第一D触发器的时钟端；控制器的时钟端口还通过所述反向器接第二D触发器的数据端；
所述组合逻辑单元的输出端接第二D触发器的电源端，第二D触发器的输出端接所述锁存器的控制端，第二D触发器的电源端接时钟。
具体地，锁存解码单元中第一D触发器的个数根据锁存信号需要识别的脉冲个数确认，如果需要识别控制器的数据端口中连续输出的3个脉冲，就需要3个第一D触发器。第一D触发器完成移位功能。组合逻辑单元是由多个门器件构成的逻辑电路。
该锁存解码单元仅通过简单的逻辑元件既能实现采用CLK信号和SDI信号还原出锁存信号的功能，成本低，结构简单。
本实用新型实施例所提供的芯片，为简要描述，实施例部分未提及之处，可参考前述芯片实施例中相应内容。
最后应说明的是：以上各实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述各实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围，其均应涵盖在本实用新型的权利要求和说明书的范围当中。
设计图
相关信息详情
申请码:申请号:CN201920741572.3
申请日:2019-05-22
公开号:公开日:国家:CN
国家/省市:94(深圳)
授权编号:CN209691366U
授权时间:20191126
主分类号:G09G3/32
专利分类号:G09G3/32
范畴分类:40B;
申请人:深圳市富满电子集团股份有限公司
第一申请人:深圳市富满电子集团股份有限公司
申请人地址:518000 广东省深圳市福田区香蜜湖街道农园路时代科技大厦西区18楼
发明人:李科举;刘盛彬
第一发明人:李科举
当前权利人:深圳市富满电子集团股份有限公司
代理人:占丽君
代理机构:11514
代理机构编号:北京酷爱智慧知识产权代理有限公司 11514
优先权:关键词:当前状态:审核中
类型名称:外观设计