全文摘要
本实用新型属于半导体功率器件技术领域，具体涉及到一种新型功率MOSFET器件，包括漏极金属区层、N+单晶硅衬底、N‑外延层、P型阱区层、N+源极区、绝缘介质层、源级金属区层，还包括沟槽；第一栅氧化层和第二栅氧化层，所述第一栅氧化层与所述沟槽的内侧面和底端接触，所述第二栅氧化层位于所述N‑外延层和所述P型阱区层的上方；第一多晶硅层和第二多晶硅层，所述第一多晶硅层位于所述沟槽内，与所述第一栅氧化层接触，所述第二多晶硅层位于所述第二栅氧化层的上方，与所述第二栅氧化层接触；接触孔。本实用新型使得器件拥有较低Qgd的同时，也拥有较低的导通电阻，且成本低，结构新颖，具有较低的功率损耗、良好的电特性和可靠性。
主设计要求
1.一种新型功率MOSFET器件，包括漏极金属区层、位于所述漏极金属区层上方的N+单晶硅衬底、位于所述N+单晶硅衬底上方的N-外延层、位于所述N-外延层上方的P型阱区层、位于所述P型阱区层上方的N+源极区、位于所述N+源极区上方的绝缘介质层、及位于所述绝缘介质层上方的源级金属区层，其特征在于，还包括：沟槽，其穿过所述P型阱区层和所述N+源极区，延伸至所述N-外延层的内部；栅氧化层，其包括第一栅氧化层和第二栅氧化层，所述第一栅氧化层与所述沟槽的内侧面和底端接触，所述第二栅氧化层位于所述N-外延层和所述P型阱区层的上方；多晶硅层，其包括第一多晶硅层和第二多晶硅层，所述第一多晶硅层位于所述沟槽内，与所述第一栅氧化层接触，所述第二多晶硅层位于所述第二栅氧化层的上方，与所述第二栅氧化层接触；接触孔，其穿过所述绝缘介质层和N+源极区，延伸至所述P型阱区层，所述接触孔的内部填充有金属。
设计方案
1.一种新型功率MOSFET器件，包括漏极金属区层、位于所述漏极金属区层上方的N+单晶硅衬底、位于所述N+单晶硅衬底上方的N-外延层、位于所述N-外延层上方的P型阱区层、位于所述P型阱区层上方的N+源极区、位于所述N+源极区上方的绝缘介质层、及位于所述绝缘介质层上方的源级金属区层，其特征在于，还包括：
沟槽，其穿过所述P型阱区层和所述N+源极区，延伸至所述N-外延层的内部；
栅氧化层，其包括第一栅氧化层和第二栅氧化层，所述第一栅氧化层与所述沟槽的内侧面和底端接触，所述第二栅氧化层位于所述N-外延层和所述P型阱区层的上方；
多晶硅层，其包括第一多晶硅层和第二多晶硅层，所述第一多晶硅层位于所述沟槽内，与所述第一栅氧化层接触，所述第二多晶硅层位于所述第二栅氧化层的上方，与所述第二栅氧化层接触；
接触孔，其穿过所述绝缘介质层和N+源极区，延伸至所述P型阱区层，所述接触孔的内部填充有金属。
2.如权利要求1所述的新型功率MOSFET器件，其特征在于，所述金属为金属层，所述金属层从下至上依次为金属钛粘结层、氮化钛阻挡层及钨金属层；
其中，所述金属层与所述P型阱区层及所述N+源极区接触，形成欧姆接触层，所述金属层与所述源极金属区层接触。
3.如权利要求1所述的新型功率MOSFET器件，其特征在于，所述第二栅氧化层和所述第二多晶硅层形成VDMOS栅极结构，所述沟槽位于两个所述VDMOS栅极结构的中间位置。
4.如权利要求3所述的新型功率MOSFET器件，其特征在于，所述接触孔位于所述VDMOS栅极结构和所述沟槽中间。
5.如权利要求1所述的新型功率MOSFET器件，其特征在于，所述绝缘介质层为二氧化硅层和氮化硅层中的一种或者两种。
6.如权利要求1所述的新型功率MOSFET器件，其特征在于，所述N+单晶硅衬底为高掺杂浓度的N+单晶硅衬底，所述N-外延层为低掺杂浓度的N-外延层。
设计说明书
技术领域
本实用新型属于半导体功率器件技术领域，具体涉及到一种新型功率MOSFET器件。
背景技术
在功率器件中，功率MOSFET由于其优越性能，得到了非常广泛的应用。功率MOSFET能量损耗主要包括开关损耗和通态损耗，因此针对如何降低功率MOSFET器件的开关损耗和通态损耗产生很多不同的器件结构及解决方案。功率MOSFET发展至今，目前对于低压应用领域主要运用沟槽MOSFET器件结构(包含split-gate等新型结构为沟槽结构的变种)，而对于中压应用领域则主要为VDMOS，但此两种器件结构都有本身固有的缺点。
针对沟槽MOSFET器件结构其虽有比VDMOS更低的通态电阻，但由于沟槽型功率MOS器件在栅-源之间和栅-漏之间存在有较大的寄生电容，即栅-源电容Cgs和栅-漏电容Cgd。功率MOS管在开和关两种状态转换时，Cgd的电压变化远大于Cgs上的电压变化，相应的充、放电量Qgd较大，所以Qgd对开关速度的影响较大，也就意味着更高的开关损耗，且由于其有源区电场分布的影响，导致其击穿电压无法满足更高的要求；而针对VDMOS虽有更高的击穿电压和更低的Qgd，但是由于JEFET区域电阻的影响，其导通损耗比沟槽型功率MOS器件更高，因此需要更大的器件面积来满足较小的导通损耗。
在倡导节能减排、低碳的今天，如何同时降低功率MOSFET器件的开关损耗和导通损耗，从而使得器件具有良好的高频特性以及更低的功率损耗成为本技术领域人员的努力方向。
为了解决上述问题，本实用新型提供了一种新型功率MOSFET器件。
实用新型内容
本实用新型的一个目的是解决至少一个上述问题或缺陷，并提供至少一个后面将说明的优点。
本实用新型还有一个目的是提供了一种新型功率MOSFET器件，其使得器件拥有较低Qgd的同时，也拥有较低的导通电阻。
本实用新型还有一个目的是提供了一种新型功率MOSFET器件，其成本低，结构新颖，具有较低的功率损耗、良好的电特性和可靠性。
本实用新型还有一个目的是提供了一种新型功率MOSFET器件，其降低了MOSFET器件的开关损耗。
为了实现根据本实用新型的这些目的和其它优点，本实用新型提供了一种新型功率MOSFET器件，包括漏极金属区层、位于所述漏极金属区层上方的N+单晶硅衬底、位于所述N+单晶硅衬底上方的N-外延层、位于所述N-外延层上方的P型阱区层、位于所述P型阱区层上方的N+源极区、位于所述N+源极区上方的绝缘介质层、及位于所述绝缘介质层上方的源级金属区层，其特征在于，还包括：
沟槽，其穿过所述P型阱区层和所述N+源极区，延伸至所述N-外延层的内部；
栅氧化层，其包括第一栅氧化层和第二栅氧化层，所述第一栅氧化层与所述沟槽的内侧面和底端接触，所述第二栅氧化层位于所述N-外延层和所述P型阱区层的上方；
多晶硅层，其包括第一多晶硅层和第二多晶硅层，所述第一多晶硅层位于所述沟槽内，与所述第一栅氧化层接触，所述第二多晶硅层位于所述第二栅氧化层的上方，与所述第二栅氧化层接触；
接触孔，其穿过所述绝缘介质层和N+源极区，延伸至所述P型阱区层，所述接触孔的内部填充有金属；
其中，所述源极金属区层为MOSFET器件源极金属电极，所述漏极金属区层为MOSFET器件漏极金属电极。
本实用新型将传统VDMOS结构与沟槽MOSFET结构有机的相结合起来，因此具有较低的导通电阻和Qgd。
优选的是，所述金属为金属层，所述金属层从下至上依次为金属钛粘结层、氮化钛阻挡层及钨金属层；
其中，所述金属层与所述P型阱区层及所述N+源极区接触，形成欧姆接触层，所述金属层与所述源极金属区层接触。
优选的是，所述第二栅氧化层和所述第二多晶硅层形成VDMOS栅极结构，所述沟槽位于两个所述VDMOS栅极结构的中间位置。
优选的是，所述接触孔位于所述VDMOS栅极结构和所述沟槽中间。
优选的是，所述绝缘介质层为二氧化硅层和氮化硅层中的一种或者两种。
优选的是，所述N+单晶硅衬底为高掺杂浓度的N+单晶硅衬底，所述N-外延层为低掺杂浓度的N-外延层。
本实用新型的有益效果
1、本实用新型提供的新型功率MOSFET器件，其将VDMOS结构和沟槽组成单胞器件，结构新颖，产品性能高；
2、本实用新型提供的新型功率MOSFET器件，其既有沟槽功率MOS器件较低导通损耗的优点，同时具有VDMOS较低开关损耗的优点；
3、本实用新型提供的新型功率MOSFET器件，其使得器件拥有较低Qgd的同时，也拥有较低的导通电阻；
4、本实用新型提供的新型功率MOSFET器件，其增加的VDMOS结构，无需增加额外的制造成本，与现有功率MOSFET工艺兼容；
5、本实用新型提供的新型功率MOSFET器件，其所述VDMOS栅极结构与所述沟槽结构共用所述源极金属区层和漏极金属区层。
附图说明
图1为本实用新型所述的新型功率MOSFET器件的剖面结构示意图；
其中，1-N+单晶硅衬底，2-N-外延层，3-沟槽，4-第一栅氧化层，5-第二栅氧化层，6-第一多晶硅层，7-第二多晶硅层，8-接触孔，9-金属层，10-P型阱区层，11-N+源极区，12-绝缘介质层，13-源级金属区层，14-漏极金属区层。
具体实施方式
下面结合附图对本实用新型做进一步的详细说明，以令本领域技术人员参照说明书文字能够据以实施。
应当理解，在本说明书中，当一个元件被提及为“连接至或耦接至”另一个元件或“设置在另一个元件中”时，其可以“直接”连接至或耦接至另一元件或“直接”设置在另一元件中。或以其他元件介于其间的方式连接至或耦接至另一元件或设置在另一元件中，除非其被体积为“直接耦接至或连接至”另一元件或“直接设置”在另一元件中。此外，应理解，当一个元件被提及为“在另一元件上”、“在另一元件上方”、“在另一元件下”或“在另一元件下方”时，其可与另一元件“直接”接触或以其间介入有其他元件的方式与另一元件接触，除非其被提及为与另一元件直接接触。当参考元件的方向被反转或改变时，其可以用作包含根据对应的相对关系术语的方向的概念的含义。
如图1所示，本实用新型提供了一种新型功率MOSFET器件，包括漏极金属区层14，位于所述漏极金属区层上方的高掺杂浓度的N+单晶硅衬底1、位于所述N+单晶硅衬底1上方的低掺杂浓度的N-外延层2、位于所述N-外延层2上方的P型阱区层10、位于所述P型阱区层10上方的N+源极区11、位于所述N+源极区11上方的绝缘介质层12、及位于所述绝缘介质层12上方的源级金属区层13，其特征在于，还包括：
沟槽3，其穿过所述P型阱区层10和所述N+源极区11，延伸至所述N-外延层2的内部；
栅氧化层，其包括第一栅氧化层4和第二栅氧化层5，所述第一栅氧化层4与所述沟槽3的内侧面和底端接触，所述第二栅氧化层5位于所述N-外延层2和所述P型阱区层10的上方；
多晶硅层，其包括第一多晶硅层6和第二多晶硅层7，所述第一多晶硅层7位于所述沟槽3内，与所述第一栅氧化层4接触，所述第二多晶硅层8位于所述第二栅氧化层5的上方，与所述第二栅氧化层5接触；
其中，所述第二栅氧化层5和所述第二多晶硅层7形成VDMOS栅极结构，所述沟槽3位于两个所述VDMOS栅极结构的中间位置。
接触孔8，其穿过所述绝缘介质层12和N+源极区11，延伸至所述P型阱区层10，所述接触孔8位于所述VDMOS栅极结构和所述沟槽3中间，且所述接触孔8的内部填充有金属，具体的所述金属为金属层9，所述金属层9从下至上依次为金属钛粘结层、氮化钛阻挡层及钨金属层；其中，所述金属层9与所述P型阱区层10及所述N+源极区11接触，形成欧姆接触层，所述金属层9与所述源极金属区层13接触。
其中，所述源极金属区层13为MOSFET器件源极金属电极，所述漏极金属区层14为MOSFET器件漏极金属电极。
所述绝缘介质层12为二氧化硅层和氮化硅层中的一种或者两种。
本实用新型中的每个MOSFET器件的单胞由一个VDSOS结构以及一个沟槽MOSFET结构组成，且所述VDMOS结构与所述沟槽MOSFET结构共用所述源极金属区层和漏极金属区层。
在俯视平面上，该器件的中央为并联的单胞阵列区域，单胞列阵区域的顶面沉积有上金属，形成源极金属区层，单胞列阵区域的底部自下而上依次为位于硅片背面的重掺杂的漏极金属区层，位于所述漏极区上方的N+单晶硅衬底，位于所述N+单晶硅衬底上方的轻掺杂N-外延层，在N型轻掺杂外延层表面淀积一层掩膜氧化层，干法刻蚀未被光刻胶保护的所述掩膜氧化层，曝露出沟槽区图形对应的所述N-外延层，去除光刻胶后，保留的所述掩膜氧化层作为硬掩膜，以所述硬掩膜作为阻挡层，在所述N-外延层中的表面形成沟槽，即位于所述N-外延层并深入到所述外延层的沟槽，所述的沟槽内部填充第一栅氧化层，以及与所述第一栅氧化层横向接触的第一多晶硅层，所述沟槽和所述第一栅氧化层及所述第一多晶硅层形成所述沟槽MOSFET栅极结构其中，同时，在所述N-外延层以及P型阱区层上方的栅氧化层为第二栅氧化层，与所述第二栅氧化层纵向接触的多晶硅层为第二多晶硅层，所述第二栅氧化层和所述第二多晶硅层定义出VDSOS栅极结构，所述VDSOS栅极结构和沟槽MOSFET栅极结构同时形成，其中，所述沟槽位于两个所述VDMOS栅极结构的中间位置，所述接触孔位于所述VDMOS栅极结构和所述沟槽中间，保证VDMOS结构和沟槽MOS结构交替出现，使得器件拥有更低的导通损耗和开关损耗，同时提升单位面积的单胞密度和器件的开关频率，更适应现在薄，轻，小，高频的应用需求。
在N-外延层表面通过离子注入形成P型阱区层，然后通过退火工艺激活掺杂元素；通过离子注入形成N+源极区，然后通过退火工艺激活掺杂元素,在N+源极区层上方为绝缘介质层，在绝缘介质层上进行刻蚀，穿透所述绝缘介质层和所述P型阱区层，延伸至所述N-外延层，形成接触孔，对接触孔进行金属填充，先沉积金属钛粘结层，在金属钛粘结层上淀积氮化钛阻挡层，再接着沉积钨金属层，靠近所述接触孔侧面端的所述P型阱区层处设有P+接触区，位于所述接触孔侧面端的金属钛粘结层和氮化钛阻挡层与N+源极区层形成N+源极欧姆接触，位于所述接触孔的侧壁的金属钛粘结层和氮化钛阻挡层与P+接触区形成P型阱的欧姆接触层，在所述欧姆接触层与钨金属形成接触金属层；在所述绝缘介质层的上表面形成源极金属区层，所述接触孔通过金属层与所述源极金属区层连接，形成源极金属电极；对金属区层实施光刻，用光刻胶保护MOS管单胞阵列区的源极金属电极区域和MOS管单胞阵列区外围的栅极金属电极区域，即定义源极金属电极区域和栅极金属电极区域图形；
采用干法刻蚀方法，选择性去除未被光刻胶保护的金属区层，曝露出作为绝缘介质层的第三介质层，去除光刻胶后，留下的位于单胞阵列区域的金属区层形成MOS管源极金属电极，同时也是肖特基二极管的阳极金属电极，留下的位于单胞阵列区域外围的金属区层形成MOS管栅极金属电极；
在N+单晶硅衬底的底面沉积金属层，形成漏极区，该金属层形成MOS管背面漏区金属电极层，即MOS管漏极金属电极。
本实用新型的每个MOSFET单胞由一个VDMOS结构以及一个沟槽MOSFET结构组成，具有这种结构的MOSFET结构新颖，产品性能高，使得器件拥有较低Qgd的同时也拥有较低的导通电阻。在功率应用中可以有效降低器件的开关损耗和导通损耗。同时由于所述VDMOS结构和所述沟槽MOSFET结构的栅极区域同时形成，因此其工艺方法能够完全与现有功率MOSFET工艺兼容，无需增加额外的制造成本，能大批量投入生产，降低成本，增加市场竞争力，使得本实用新型具有突出的实质性特点和显著的进步。
本实用新型还有其他供选择的实施例，这里就不再做详细说明。
尽管本实用新型的实施方案已公开如上，但其并不仅仅限于说明书和实施方式中所列运用，它完全可以被适用于各种适合本实用新型的领域，对于熟悉本领域的人员而言，可容易地实现另外的修改，因此在不背离权利要求及等同范围所限定的一般概念下，本实用新型并不限于特定的细节和这里示出与描述的图例。
设计图
相关信息详情
申请码:申请号:CN201822267375.0
申请日:2018-12-29
公开号:公开日:国家:CN
国家/省市:87(西安)
授权编号:CN209216983U
授权时间:20190806
主分类号:H01L 29/78
专利分类号:H01L29/78;H01L21/336
范畴分类:38F;
申请人:华羿微电子股份有限公司
第一申请人:华羿微电子股份有限公司
申请人地址:710018 陕西省西安市未央区经济技术开发区草滩生态产业园尚稷路8928号
发明人:徐吉程;袁力鹏;范玮
第一发明人:徐吉程
当前权利人:华羿微电子股份有限公司
代理人:郭永丽;侯芳
代理机构:44202
代理机构编号:广州三环专利商标代理有限公司
优先权:关键词:当前状态:审核中
类型名称:外观设计