导读:本文包含了指令预取论文开题报告文献综述、选题提纲参考文献及外文文献翻译，主要关键词:指令,处理器,执行时间,多核,分支,嵌入式,实时。
指令预取论文文献综述
强小燕,冯海英[1]（2019）在《基于Cortex-M0的指令预取接口设计与实现》一文中研究指出为实现基于Cortex-M0总线架构的低功耗微控制器的指令读取,提供了一种M0的指令及总线特征的指令预取策略。在接口系统时钟与AHB总线时钟的多种倍频关系下,提供了一种基于特定Flash时序的指令读取接口,实现了系统对M0发出的AHB总线指令和数据请求的实时响应。建立片上系统仿真实验平台,对该设计进行仿真验证,在设计搭载的电路系统中用Core-Mark仿真程序进行仿真,结果表明,该设计可提高指令运行效率达23.77%。(本文来源于《电子与封装》期刊2019年02期）
安立奎,韩丽艳[2]（2018）在《支持指令预取的多核缓存WCET分析方法》一文中研究指出为确保硬实时任务满足时间截止期,需要分析硬实时任务的支持指令预取缓存,而现有方法多数仅限于单级指令缓存,不能用于嵌入式多核下支持指令预取的多级缓存分析。为此,在基于组缓存划分的多核模型下,通过对抽象解释的缓存分析模型进行指令预取语义扩展,提出一种支持指令预取的多核缓存分析方法。实验结果表明,该方法安全性较高,能够提高多核下硬实时任务的预取缓存性能。(本文来源于《计算机工程》期刊2018年10期）
王恩东,倪璠,陈继承,王洪伟,唐士斌[3]（2016）在《一种面向实时系统的程序基本块指令预取技术》一文中研究指出面向通用计算机系统的指令预取技术无法满足实时系统的应用需求,其中一个重要原因是:无效预取引起的指令Cache内容污染使得实时任务WCET评估值不够精确,导致系统可调度性下降,严重影响系统效率.以简化实时任务WCET分析、降低任务WCET评估值为目标,提出一种基于程序基本块的指令预取方法.该方法以基本块为粒度执行指令预取,避免了传统指令预取技术引入的无效预取;通过简化最坏情况下的指令访问命中/缺失情况判定,简化任务WCET分析过程并优化WCET评估值.实时基准测试程序评估结果表明:与常规无预取方法相比,该预取方法可使实时任务WCET评估值降低约20%,平均执行情况下的指令Cache访问性能提升约10%.(本文来源于《软件学报》期刊2016年09期）
陈志坚,孟建熠,严晓浪,沙子岩[4]（2012）在《基于神经网络的重构指令预取机制及其可扩展架构》一文中研究指出针对动态可重构处理器的配置信息加载延时,提出了一种基于神经网络的可扩展的重构指令预取机制.增加感受器的历史指令信息,并结合感受器权重构建新型的感受器模型,通过权重与历史指令信息的协同训练学习重构指令调用规律.在处理器运行过程中,提前完成对后续重构指令的预测及配置信息的预取,隐藏指令重构成本.进一步提出了本方法的可扩展实现框架,神经网络的学习结果作为重构指令的关联信息,被移至内存并分布式存储.在重构指令预取时,完成对神经网络学习信息的加载.实验结果表明,该方法对重构指令的预测准确率达91%,综合性能平均提升40%.(本文来源于《电子学报》期刊2012年07期）
龚帅帅[5]（2010）在《嵌入式处理器指令预取关键技术设计研究》一文中研究指出随着嵌入式系统应用的不断发展和深入,高性能低功耗的嵌入式处理器是未来发展的必然趋势。本文围绕嵌入式处理器指令预取单元的架构设计,以提高预取性能和降低整体功耗为主要目标,重点研究了应用于嵌入式处理器指令预取单元的两大关键技术,主要的研究内容和创新点包括:1、在分析多重嵌套溢出、分支预测错误情况下的异常更新和指令预取单元流水线化的返回延时等函数返回地址栈问题产生的原因和对流水线性能造成的影响的基础上,提出了一种基于指针纠错的无延时高精度函数返回地址栈技术,利用栈顶指针、检验指针和退休指针的协同工作,配合函数返回地址后备栈对分支预测错误路径上的函数调用和返回指令的跟踪,实现对函数返回地址栈状态错误更新的纠错和恢复。应用本方法的32位高性能嵌入式处理器CK610很好地满足了嵌入式应用需求,获得了较高的函数返回分支指令预测精度,处理器运行Dhrystone测试基准程序的执行效率提高了17.8%。2、针对现代嵌入式处理器中指令高速缓存功耗显着的问题,提出一种基于Cache行间访问历史链接关系的指令高速缓存低功耗方法。通过创建独立可配置的顺序及跳转链接表项,利用链接表项中缓存的历史信息,消除Cache行间访问时对标志位存储器和冗余路数据存储器的访问功耗。进一步提出可复用的链接状态单元,克服了传统方法中由于缓存缺失引起的清空和重建链接表项的缺陷,显着降低了指令高速缓存访问功耗。实验表明,与传统指令高速缓存相比,本方法在取指单元面积仅增加1.35%的情况下,可平均减少标志位存储器访问次数96.38%。本文提出的指令预取单元关键技术对于嵌入式处理器提升性能、降低功耗等方面具有积极的作用。(本文来源于《浙江大学》期刊2010-01-20）
郭建军,戴葵,王志英[6]（2009）在《同步数据触发体系结构中指令预取技术研究》一文中研究指出同步数据触发体系结构SDTA将传统指令级并行细化到微操作级并行,具有较高的数据处理能力,但其特殊的指令格式及指令特性,给指令Cache访问带来了挑战。指令预取技术能够有效地降低指令Cache的访问失效率,增强处理器取指能力,提高性能。本文分析了SDTA指令集特性,提出了一种适合SDTA指令集特性的软硬件相结合的混合指令预取机制,采用硬件预取引擎和软件提示相结合进行预取。该方法能够有效地提高指令Cache命中率,且具有实现简单、无效预取率低、不会增加代码体积等特点。(本文来源于《计算机工程与科学》期刊2009年08期）
沈立,戴葵,王志英[7]（2003）在《以基本块为单位的非顺序指令预取》一文中研究指出取指令能力的高低对微处理器的性能有很大影响。指令预取技术能够有效地降低指令Cache的访问失效率,提高微处理器的取指令能力,进而提高微处理器的性能。本文提出了一种由分支指令指导的、以基本块为单位的非顺序指令预取技术,每次预取将一个完整的基本块读入指令Cache。这种方法使用静态策略分析程序行为,实现所需的硬件复杂度低。模拟结果显示,该方法能够有效地提高指令Cache访问的命中率。(本文来源于《计算机工程与科学》期刊2003年04期）
沈立,王志英,鲁建壮,戴葵[8]（2003）在《基于控制流的混合指令预取》一文中研究指出取指令能力的高低对微处理器的性能有很大影响 .指令预取技术能够有效地降低指令Cache的访问失效率 ,提高微处理器的取指令能力 ,进而提高微处理器的性能 .本文提出了一种基于程序控制流的混合指令预取机制 ,它采用顺序预取和非顺序预取相结合的方式将指令提前读入指令Cache .模拟结果显示 ,该方法能够有效地提高指令Cache访问的命中率 ,并具有实现简单 ,无效预取率低等特点(本文来源于《电子学报》期刊2003年08期）
刘振山,胖美云[9]（1992）在《PLC指令预取部件(IPU)的设计与实现》一文中研究指出众所周知,Prolog和Lisp是目前国内外普遍采用的人工智能语言。Prolog和Lisp语言的协处理器就是一个通过硬件环境实现对Prolog和Lisp进行加速执行的硬件系统,具有很大的应用价值及研究前景。本文介绍了Sun工作站的Prolog/Lisp协处理器(PLC)中的指令预取部件(Instruction Prefetch Unit,简称IPU)的性能、工作原理及其技术特点,同时给出了采用FPGA技术对IPU进行集成的技术方案及其较大的应用前景。(本文来源于《北京航空航天大学学报》期刊1992年03期）
曾国荪[10]（1991）在《XT/AT系统中8088/286/386微处理器指令预取失效的分析》一文中研究指出Intel8088/286/386微处理器通过指令预取和流水线操作来提高总线的利用率和系统的流通量。但是在很多情况下,这种做法失效。本文将讨论在PC/XT和AT系统中,8088/286/386指令预取和流水线操作的失效。主要从叁个方面:(1)存储器刷新,(2)总线繁重使用,(3)存储器存取等待状态,来测试,分析其对8088/286/386指令预取性能的影响。(本文来源于《微处理机》期刊1991年04期）
指令预取论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
为确保硬实时任务满足时间截止期,需要分析硬实时任务的支持指令预取缓存,而现有方法多数仅限于单级指令缓存,不能用于嵌入式多核下支持指令预取的多级缓存分析。为此,在基于组缓存划分的多核模型下,通过对抽象解释的缓存分析模型进行指令预取语义扩展,提出一种支持指令预取的多核缓存分析方法。实验结果表明,该方法安全性较高,能够提高多核下硬实时任务的预取缓存性能。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
指令预取论文参考文献
[1].强小燕,冯海英.基于Cortex-M0的指令预取接口设计与实现[J].电子与封装.2019
[2].安立奎,韩丽艳.支持指令预取的多核缓存WCET分析方法[J].计算机工程.2018
[3].王恩东,倪璠,陈继承,王洪伟,唐士斌.一种面向实时系统的程序基本块指令预取技术[J].软件学报.2016
[4].陈志坚,孟建熠,严晓浪,沙子岩.基于神经网络的重构指令预取机制及其可扩展架构[J].电子学报.2012
[5].龚帅帅.嵌入式处理器指令预取关键技术设计研究[D].浙江大学.2010
[6].郭建军,戴葵,王志英.同步数据触发体系结构中指令预取技术研究[J].计算机工程与科学.2009
[7].沈立,戴葵,王志英.以基本块为单位的非顺序指令预取[J].计算机工程与科学.2003
[8].沈立,王志英,鲁建壮,戴葵.基于控制流的混合指令预取[J].电子学报.2003
[9].刘振山,胖美云.PLC指令预取部件(IPU)的设计与实现[J].北京航空航天大学学报.1992
[10].曾国荪.XT/AT系统中8088/286/386微处理器指令预取失效的分析[J].微处理机.1991
论文知识图
