导读:本文包含了接收芯片论文开题报告文献综述、选题提纲参考文献及外文文献翻译，主要关键词:芯片,放大器,射频,集成电路,电路,数字,测试。
接收芯片论文文献综述
刘彬彬[1]（2019）在《基于FPGA的无线充电接收芯片验证平台的设计》一文中研究指出本文以一款基于dw8051的无线充电接收芯片为例,阐述了搭建FPGA原型验证平台的几个步骤,以及设计验证过程中的出现一些问题的分析及解决。(本文来源于《电子技术与软件工程》期刊2019年08期）
[2]（2018）在《巧用Bertscope进行芯片/系统接收端容限测试》一文中研究指出在用户进行系统或者芯片测试的时候,一般主要验证几个方面的性能和可靠性,包括系统发送端的信号质量,链路的损耗/串扰,接收端的容限。如图1,一个链路系统的基本架构。通常在发送端会使用FFE来补偿链路的损耗,接收端会采用DFE/FFE等方法来进行均衡,一些比较高速率的标准如PCIE 4.0/5.0,SAS4等还会采用FEC来进行纠错,当然接收端还需要CDR从串行信号里进行时钟恢复得到同步时钟完成对(本文来源于《中国电子商情(基础电子)》期刊2018年09期）
谢刚[3]（2018）在《脉冲式TOF车载激光雷达接收芯片核心技术研究》一文中研究指出对于无人驾驶系统而言,如何通过各类传感器动态地识别道路上诸如汽车,自行车和行人等障碍物是需要解决的核心问题之一。由于激光雷达分辨率高,不容易受到环境影响,并且能够直接获得障碍物距离信息,因此有望成为无人驾驶汽车系统中关键的传感器之一。一颗完整的脉冲式TOF车载激光雷达接收芯片包括像素阵列和后级相关集成电路控制及处理单元,其中像素单元由单光子雪崩二极管(SPAD)阵列和淬灭(Quench)电路组成,后级相关集成电路控制及处理单元由时间数字转换器(TDC)以及时间相关单光子计数(TCSPC)模块等组成。对于该类芯片,有两大核心技术,分为SPAD器件结构设计和电路结构设计,其中电路结构设计包括了淬灭电路以及后级相关集成电路控制及处理单元的设计。本论文是基于SMIC 0.13 μm CIS(CMOS Image Sensor)工艺对脉冲式TOF车载激光雷达接收芯片的电路结构进行设计,包括可控主动式淬灭电路,多像素共享TDC电路,高精度TDC以及单光子计数直方图统计电路。此外,本文还提出了一个仿真平台用于验证电路结构的功能正确性。本文拥有以下创新点:1.提出了可控主动式淬灭电路,能够加快淬灭器件雪崩电流的速度,有效地抑制后脉冲效应,并且能够控制每一个SPAD是否工作在盖革模式下。2.在采用TCSPC技术的情况下,让多个SPAD器件共享一个TDC,有效地提高芯片感光部分的填充率,从而提高芯片的成像性能,并且分析了共享比例和测量距离对视频帧率的影响。3.为了验证该芯片电路功能的正确性,提出了一个电路仿真平台,该仿真平台由SPAD等效模型构成,有效地避免了在开发芯片的过程中存在的成熟工艺的限制,保证了本设计的顺利完成。由于器件的设计需要长时间的工艺调试,本文的意义在于当SPAD器件还没有设计完成时就能够验证电路功能的正确性。当工艺厂把SPAD器件调试成功后,可加快开发出完整的脉冲式TOF车载激光雷达接收芯片,缩短整体芯片的设计周期,为后续产业化加工和激光雷达样机制造打下坚实的基础。(本文来源于《深圳大学》期刊2018-06-30）
安亚宁,徐晨,解意洋,潘冠中,王秋华[4]（2018）在《基于GaAs E/D PHEMT工艺的单片集成光接收芯片》一文中研究指出设计并实现了一款适用于广电混合光纤同轴电缆网络(HFC)的高增益单片集成光接收芯片,该芯片主要包括跨阻放大器(TIA)、衰减器(VVA)和输出放大器叁部分。跨阻放大器采用差分结构,相较于单端TIA提高了噪声性能,衰减器采用相位相消方式实现信号衰减,输出放大器为芯片补足增益并实现阻抗匹配。使用ADS仿真软件进行电路设计、版图设计、仿真验证,采用GaAs 0.25μm E/D PHEMT工艺进行了流片。测试结果表明,芯片实现了42 d B的最大增益,在0~3 V控制电压下,0~28 dB的连续可调增益范围,工作频率为50 MHz~1 GHz,差分输入单端输出,输出负载为75Ω,芯片面积1 412μm×1 207μm,芯片性能符合设计目标。(本文来源于《半导体技术》期刊2018年06期）
高城[5]（2018）在《红外接收芯片中的噪声分析以及性能优化》一文中研究指出红外数据通讯技术自诞生以来发展迅速,被广泛用于各类需要遥控的消费电子产品中。与其他的无线通信技术相比,其优点包括安全性高,成本低,无需申请执照,功耗低等。红外数据通讯技术因其传输介质为光,在一般的使用环境中容易受到外部干扰。外部干扰源包括太阳光、白炽灯、荧光灯等。研究这些干扰源的特点并设计相应的抑制电路就成了提高通信距离的重点。本文对干扰源做了分类,主要针对其中的光干扰部分设计制作噪声采集电路来采集其引起的光电流变化。通过分析采集的光电流数据和理论的推导,本文确定了各类干扰源的模型以及抑制方案。特别是对于荧光灯,本文从时域的角度出发观察出荧光灯噪声与遥控信号在间隔时间上的不同,并以此设计出相应的自动增益控制电路来对其抑制。本文着重对抗噪声和提高性能的模块进行介绍。包括抑制直流光干扰的I/V转换电路,中心频率可修调的带通滤波器,抑制荧光灯噪声的自动增益控制电路,稳定输出脉冲宽度的自动阈值控制电路和防止噪声误解调的积分解调电路。所有的模块都从原理出发,详细描述了具体电路和工作机制,并给出相应的仿真结果来验证设计。本芯片采用0.5μm CMOS混合信号工艺流片,所有模块都有绘制版图并且通过DRC和LVS验证,并经过客户的封装和测试。测试结果显示在不同环境光和电源噪声下,芯片的接受距离大致与高端品牌ADT2688相当,并且优于已有的论文数据。芯片的工作电压范围为2.5V~5.5V,5V工作电压下的典型电流消耗仅为310μA。(本文来源于《华侨大学》期刊2018-06-01）
向石涛[6]（2018）在《基于国产接收机芯片的32通道数字接收板设计》一文中研究指出为实现一个32通道S波段收发DAM,设计了32通道数字接收板。该数字接收板作为DAM的关键部分,采用了国产的双通道S波段接收机芯片SOC1307,在一块210mm×255mm PCB上实现32通道射频放大和数字接收。测试结果表明,在整个工作带宽范围内,接收瞬时动态>40dB,接收通道噪声系数<1dB,满足系统使用要求。(本文来源于《电子技术》期刊2018年04期）
戴强[7]（2018）在《基于ATE多通道射频接收芯片测试研究》一文中研究指出雷达用射频接收芯片是相控阵雷达应用中具有核心竞争力的产品单元,通过接收天空中被测物体反射回的低功率信号,将接收的S、L波段射频模拟信号通过混频器进行频率转换、滤波并将信号放大,驱动下一级的数字处理芯片。射频接收芯片具有射频接收部分和模数转换部分,结构复杂;对其叁温下多通道相位和增益一致性要求高,筛选参数要求严格;为保障芯片高质量一致性,必须进行全参数测试,这就对测试系统性能可靠性、测试板Loadboard的设计制造和筛选机的配合应用提出更高要求。首先,本论文针对射频接收芯片结构特点和测试项目要求,对射频测试板进行了原理图设计,避免多通道并行测试时信号间的互相串扰,通过加入参考芯片对芯片间的相位一致性进行统一衡量。由于测试资源和成本限制,为解决射频通道数量资源不足,我们在射频测试板设计中利用功分器、耦合器和移相器等电路对射频通道进行扩展复用。通过PADS工具进行了射频测试板的布局布线,实现了对射频信号传输的阻抗控制,最终完成射频测试板Loadboard的设计。其次,基于射频测试原理,利用自动测试设备(ATE,Automatic Test Equipment)ADVANTEST V93000对多通道射频接收芯片的增益、噪声系数、相位、隔离度和无杂散动态范围等参数进行了测试程序开发调试,通过测试程序对硬件资源的合理设置调用,能够准确快速的完成测试项目,并对测试数据进行了比对分析。最后,针对雷达用射品接收芯片叁温筛选要求,选用Castle型筛选机搭建量产测试平台,设计制作配套板kit与传送船,以保证芯片传输过程中的准确性和可靠性,最终完成对多通道射频接收芯片的叁温量产测试,统计分析各个温度点下参数数据,优化测试程序,完善测试流程。本论文通过对多通道射频接收芯片的量产测试方案制订,到射频测试板Loadboard的设计,测试程序开发、调试与优化,对多通道射频并行测试技术进行了深入的研究。该项研究的完成有效地缩短了测试时间,降低了测试成本。(本文来源于《电子科技大学》期刊2018-03-15）
高城,莫冰,卞腾飞,高磊,黄元值[8]（2018）在《一种高性能红外接收芯片的设计》一文中研究指出文章阐明了一种高性能红外接收芯片的设计方法,描述了其中主要模块包括前置放大器、自动增益控制电路、可修调中心频率的带通滤波器和自动增益控制电路的设计要点。芯片使用Cadence的设计软件设计并绘制版图流片。本芯片采用0.5 2P2M CMOS工艺制造,面积为0.79*0.76,芯片工作电压为2.7V到5.5V,典型功耗为1.55mW。在无光干扰的情况下最远接受距离达43米,超过市面同类产品的性能。对于市面上常见荧光灯,在距离光源30cm处芯片的最远接收距离也可达到10米以上。(本文来源于《电子技术》期刊2018年02期）
赵启越[9]（2017）在《400～600MHz射频接收芯片设计》一文中研究指出随着无线通讯技术的进步,接收机的设计和研究具有重要的意义。本文介绍了多种结构体系的接收机,并完成了射频接收前端中关键模块的工作原理分析、电路结构设计、版图设计和后仿验证工作。以超外差式结构接收机作为基本架构,本文详细地阐述了低噪声放大器、混频器和可变增益放大器的电路设计方法。低噪声放大器由于采取了噪声抵消技术,可以在很宽的频带下达到输入阻抗匹配同时具有较低的噪声。电流复用技术可以提高电流利用效率,在有限的功耗下达到更高的增益,以降低后级模块的噪声指标要求。混频器基于吉尔伯特结构,电流注入技术用以使开关晶体管的直流电流减少,进而降低闪烁噪声,同时提高混频器的转换增益和线性度。利用交叉耦合跨导增强技术提高等效跨导值,同时在跨导对漏极之间增加LC振荡回路提高传输增益并改善噪声性能。另外以PMOS交叉耦合对作为有源负载,提高传输增益。在可变增益放大器中,采用开环结构以实现更大带宽,增加差分输入转单端输出结构,并采用中频放大器,保证输出功率,提高较高的线性度。论文基于TSMC 0.18μm CMOS工艺,对射频接收前端进行原理图设计、版图设计和后仿验证。后仿数据表明,在1.8V电源电压下,本课题设计的400~600MHz射频接收前端实现了低于12dB的单边带噪声系数,20~40dB的增益动态范围,输出1dB压缩点为15dBm,谐波抑制比高于28dBc,输入、输出电压驻波比均低于1.8,达到了设计要求,已经送至流片。(本文来源于《天津大学》期刊2017-11-01）
刘小强[10]（2017）在《光接收芯片内时钟数据恢复电路的设计》一文中研究指出光纤通讯具有容量大、抗干扰能力强、传输距离远、节能等优点,成为目前研究的热门课题。在光纤通讯的过程中,需要时钟数据恢复电路提取时钟,并对数据进行重定时以抑制抖动。目前我国的主流光纤传输速率是2.5Gbps,随着光纤传输的速度和要求逐步提升,10Gbps的光纤传输速率必将成为未来的主流。因此本论文的主要目标是设计一款中心频率为10Gbps的时钟数据恢复(CDR)电路芯片。论文采用锁相环为基础的时钟数据恢复电路结构,电路包括鉴频器(FD)、鉴相器(PD)、低通滤波器(LPF)、电荷泵(CP)、压控振荡器(VCO)以及重定时模块。为减少抖动积累并产生高频振荡,采用低噪声结构的LC压控振荡器产生高频时钟信号。在电荷泵模块设立参考电平,保证控制电压的变化幅度限制在压控振荡器的线性区以内。鉴频器采用下降选频的新型结构以达到1.35GHz的超大范围频率捕捉,鉴相器采用前置D触发器优化过零点,并使时钟信号保持在数据位中间点采样,为抖动和不确定因素提供最大的裕度。鉴频器和鉴相器可在频率逼近后完成工作切换,缩短捕捉时间,提升了工作效率。通过调节环路参数使系统达到锁定。输入数据经过提取后的时钟重定时,输出抖动大大降低。在Cadence下对时钟数据恢复电路各个模块及整体进行了仿真分析,并给出了基于TSMC 0.18μm工艺的版图绘制和后仿真。前仿真结果表明,本文所设计的时钟数据恢复电路在3.3V的电源电压下整体功耗为90mW,恢复出的10GHz时钟相位噪声为-87.5dBc/Hz,压控振荡器压控增益为1.08GHz/V。在系统锁定后,输出时钟的峰峰值抖动为3ps,重定时后的数据输出抖动峰峰值为4.5ps。芯片版图面积为300μm×500μm,后仿真结果表明,系统锁定后输出时钟峰峰值抖动为6ps,重定时后的数据输出峰峰值抖动为10ps,对比输入数据15ps抖动,起到了很好的抖动抑制效果。(本文来源于《哈尔滨工业大学》期刊2017-06-01）
接收芯片论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
在用户进行系统或者芯片测试的时候,一般主要验证几个方面的性能和可靠性,包括系统发送端的信号质量,链路的损耗/串扰,接收端的容限。如图1,一个链路系统的基本架构。通常在发送端会使用FFE来补偿链路的损耗,接收端会采用DFE/FFE等方法来进行均衡,一些比较高速率的标准如PCIE 4.0/5.0,SAS4等还会采用FEC来进行纠错,当然接收端还需要CDR从串行信号里进行时钟恢复得到同步时钟完成对
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
接收芯片论文参考文献
[1].刘彬彬.基于FPGA的无线充电接收芯片验证平台的设计[J].电子技术与软件工程.2019
[2]..巧用Bertscope进行芯片/系统接收端容限测试[J].中国电子商情(基础电子).2018
[3].谢刚.脉冲式TOF车载激光雷达接收芯片核心技术研究[D].深圳大学.2018
[4].安亚宁,徐晨,解意洋,潘冠中,王秋华.基于GaAsE/DPHEMT工艺的单片集成光接收芯片[J].半导体技术.2018
[5].高城.红外接收芯片中的噪声分析以及性能优化[D].华侨大学.2018
[6].向石涛.基于国产接收机芯片的32通道数字接收板设计[J].电子技术.2018
[7].戴强.基于ATE多通道射频接收芯片测试研究[D].电子科技大学.2018
[8].高城,莫冰,卞腾飞,高磊,黄元值.一种高性能红外接收芯片的设计[J].电子技术.2018
[9].赵启越.400～600MHz射频接收芯片设计[D].天津大学.2017
[10].刘小强.光接收芯片内时钟数据恢复电路的设计[D].哈尔滨工业大学.2017
论文知识图
