全文摘要
本实用新型提供一种应用于数据线保护的半导体IC芯片，包括：半导体IC芯片本体的上表面包括沿顺时针方向依次相连的第一侧边、第二侧边、第三侧边、第四侧边；半导体IC芯片本体具有穿过第一侧边和第二侧边的中心的中心线；漏极端焊盘位于第二侧边的中心边缘区域；外控保护端焊盘位于第二侧边与第三侧边的夹角区域；负极端焊盘位于第二侧边与第四侧边的夹角区域；栅极端焊盘位于第一侧边与中心线的夹角区域；输入端焊盘位于第一侧边的边缘区域；熔断丝端焊盘。本实用新型的应用于数据线保护的半导体IC芯片有利于器件体积缩小，减少封装成本，打线缩短，减少线损，具有便于封装连接，提高控制灵敏度，提高工作稳定性和抗干扰能力的作用。
主设计要求
1.一种应用于数据线保护的半导体IC芯片，其特征在于，包括：半导体IC芯片本体，所述半导体IC芯片本体的上表面包括第一侧边、第二侧边、第三侧边、第四侧边，所述第一侧边、所述第四侧边、所述第二侧边、所述第三侧边沿顺时针方向依次相连，所述半导体IC芯片本体具有中心线，所述中心线穿过所述第一侧边和所述第二侧边的中心；漏极端焊盘，设置于所述半导体IC芯片本体上表面，所述漏极焊盘位于所述第二侧边的中心边缘区域；外控保护端焊盘，设置于所述半导体IC芯片本体上表面，所述外控保护焊盘位于所述第二侧边与所述第三侧边的夹角区域；负极端焊盘，设置于所述半导体IC芯片本体上表面，所述负极焊盘位于所述第二侧边与所述第四侧边的夹角区域；第一栅极端焊盘，设置于所述半导体IC芯片本体上表面，所述第一栅极端焊盘位于所述第一侧边与所述中心线的夹角区域，所述第一栅极端焊盘位于所述中心线与所述第三侧边之间；第二栅极端焊盘，设置于所述半导体IC芯片本体上表面，所述第二栅极端焊盘位于所述第一侧边与所述中心线的夹角区域，所述第二栅极端焊盘位于所述中心线与所述第四侧边之间；第一输入端焊盘，设置于所述半导体IC芯片本体上表面，所述第一输入端焊盘位于所述第一侧边的边缘区域，所述第一输入端焊盘位于所述第一栅极端焊盘与所述第三侧边之间；第二输入端焊盘，设置于所述半导体IC芯片本体上表面，所述第二输入端焊盘位于所述第一侧边的边缘区域，所述第二输入端焊盘位于所述第二栅极端焊盘与所述第四侧边之间；熔断丝端焊盘，设置于所述半导体IC芯片本体上表面。
设计方案
1.一种应用于数据线保护的半导体IC芯片，其特征在于，包括：
半导体IC芯片本体，所述半导体IC芯片本体的上表面包括第一侧边、第二侧边、第三侧边、第四侧边，所述第一侧边、所述第四侧边、所述第二侧边、所述第三侧边沿顺时针方向依次相连，所述半导体IC芯片本体具有中心线，所述中心线穿过所述第一侧边和所述第二侧边的中心；
漏极端焊盘，设置于所述半导体IC芯片本体上表面，所述漏极焊盘位于所述第二侧边的中心边缘区域；
外控保护端焊盘，设置于所述半导体IC芯片本体上表面，所述外控保护焊盘位于所述第二侧边与所述第三侧边的夹角区域；
负极端焊盘，设置于所述半导体IC芯片本体上表面，所述负极焊盘位于所述第二侧边与所述第四侧边的夹角区域；
第一栅极端焊盘，设置于所述半导体IC芯片本体上表面，所述第一栅极端焊盘位于所述第一侧边与所述中心线的夹角区域，所述第一栅极端焊盘位于所述中心线与所述第三侧边之间；
第二栅极端焊盘，设置于所述半导体IC芯片本体上表面，所述第二栅极端焊盘位于所述第一侧边与所述中心线的夹角区域，所述第二栅极端焊盘位于所述中心线与所述第四侧边之间；
第一输入端焊盘，设置于所述半导体IC芯片本体上表面，所述第一输入端焊盘位于所述第一侧边的边缘区域，所述第一输入端焊盘位于所述第一栅极端焊盘与所述第三侧边之间；
第二输入端焊盘，设置于所述半导体IC芯片本体上表面，所述第二输入端焊盘位于所述第一侧边的边缘区域，所述第二输入端焊盘位于所述第二栅极端焊盘与所述第四侧边之间；
熔断丝端焊盘，设置于所述半导体IC芯片本体上表面。
2.根据权利要求1所述的应用于数据线保护的半导体IC芯片，其特征在于：所述熔断丝端焊盘包括：第一熔断丝端焊盘、第二熔断丝端焊盘、第三熔断丝端焊盘、第四熔断丝端焊盘、第五熔断丝端焊盘、第六熔断丝端焊盘，所述第三侧边边缘区域由所述第一输入端焊盘到所述外控保护端焊盘依次排列有所述第六熔断丝端焊盘、所述第四熔断丝端焊盘、所述第五熔断丝端焊盘，所述第二侧边与所述第四侧边的夹角区域由所述第二侧边到所述第一侧边依次排列有所述第三熔断丝端焊盘、所述第二熔断丝端焊盘、所述第一熔断丝端焊盘，所述第三熔断丝端焊盘、所述第二熔断丝端焊盘、所述第一熔断丝端焊盘位于所述负极端焊盘与所述第四侧边之间。
3.根据权利要求2所述的应用于数据线保护的半导体IC芯片，其特征在于：以所述半导体IC芯片本体的所述第二侧边与所述第三侧边的交点为原点建立直角坐标系，所述直角坐标系以沿所述第二侧边向所述第四侧边延伸的方向为X轴正方向，所述直角坐标系以沿所述第三侧边向所述第一侧边延伸的方向为Y轴正方向。
4.根据权利要求3所述的应用于数据线保护的半导体IC芯片，其特征在于：所述漏极端焊盘的坐标包括(415μm～535μm，74μm～94μm)，所述外控保护端焊盘的坐标包括(74μm～94μm，74μm～94μm)，所述负极端焊盘的坐标包括(771μm～791μm，74μm～94μm)，所述第一栅极端焊盘的坐标包括(378μm～398μm，575μm～595μm)，所述第二栅极端焊盘的坐标包括(532μm～552μm，575μm～595μm)，所述第一输入端焊盘的坐标包括(74μm～94μm，575μm～595μm)，所述第二输入端焊盘的坐标包括(835μm～855μm，575μm～595μm)。
5.根据权利要求3所述的应用于数据线保护的半导体IC芯片，其特征在于：所述第一熔断丝端焊盘的坐标包括(877μm～897μm，134μm～154μm)，所述第二熔断丝端焊盘的坐标包括(877μm～897μm，84μm～104μm)，所述第三熔断丝端焊盘的坐标包括(877μm～897μm，34μm～54μm)，所述第四熔断丝端焊盘的坐标包括(32μm～52μm，405μm～425μm)，所述第五熔断丝端焊盘的坐标包括(32μm～52μm，341μm～361μm)，所述第六熔断丝端焊盘的坐标包括(32μm～52μm，468μm～488μm)。
6.根据权利要求1所述的应用于数据线保护的半导体IC芯片，其特征在于：所述焊盘下方不设置走线和元器件。
设计说明书
技术领域
本实用新型属于半导体集成封装领域，特别是涉及一种应用于数据线保护的半导体IC芯片。
背景技术
在当今智能化时代各种电子产品的体积越来越小，为此要求电子器件也越来越小，目前还没有一款应用于数据线保护的半导体IC芯片。
基于以上所述，本实用新型的目的是给出一种应用于数据线保护的半导体IC芯片，以使器件体积缩小，减少封装成本，打线缩短，减少线损，具有便于封装连接，提高控制灵敏度，提高工作稳定性和抗干扰能力的作用。
实用新型内容
鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种应用于数据线保护的半导体IC芯片，以使器件体积缩小，减少封装成本，打线缩短，减少线损，具有便于封装连接，提高控制灵敏度，提高工作稳定性和抗干扰能力的作用。
为实现上述目的及其他相关目的，本实用新型提供一种应用于数据线保护的半导体IC芯片，包括：
半导体IC芯片本体，所述半导体IC芯片本体的上表面包括第一侧边、第二侧边、第三侧边、第四侧边，所述第一侧边、所述第四侧边、所述第二侧边、所述第三侧边沿顺时针方向依次相连，所述半导体IC芯片本体具有中心线，所述中心线穿过所述第一侧边和所述第二侧边的中心；
漏极端焊盘，设置于所述半导体IC芯片本体上表面，所述漏极焊盘位于所述第二侧边的中心边缘区域；
外控保护端焊盘，设置于所述半导体IC芯片本体上表面，所述外控保护焊盘位于所述第二侧边与所述第三侧边的夹角区域；
负极端焊盘，设置于所述半导体IC芯片本体上表面，所述负极焊盘位于所述第二侧边与所述第四侧边的夹角区域；
第一栅极端焊盘，设置于所述半导体IC芯片本体上表面，所述第一栅极端焊盘位于所述第一侧边与所述中心线的夹角区域，所述第一栅极端焊盘位于所述中心线与所述第三侧边之间；
第二栅极端焊盘，设置于所述半导体IC芯片本体上表面，所述第二栅极端焊盘位于所述第一侧边与所述中心线的夹角区域，所述第二栅极端焊盘位于所述中心线与所述第四侧边之间；
第一输入端焊盘，设置于所述半导体IC芯片本体上表面，所述第一输入端焊盘位于所述第一侧边的边缘区域，所述第一输入端焊盘位于所述第一栅极端焊盘与所述第三侧边之间；
第二输入端焊盘，设置于所述半导体IC芯片本体上表面，所述第二输入端焊盘位于所述第一侧边的边缘区域，所述第二输入端焊盘位于所述第二栅极端焊盘与所述第四侧边之间；
熔断丝端焊盘，设置于所述半导体IC芯片本体上表面。
可选地，所述熔断丝端焊盘包括：第一熔断丝端焊盘、第二熔断丝端焊盘、第三熔断丝端焊盘、第四熔断丝端焊盘、第五熔断丝端焊盘、第六熔断丝端焊盘，所述第三侧边边缘区域由所述第一输入端焊盘到所述外控保护端焊盘依次排列有所述第六熔断丝端焊盘、所述第四熔断丝端焊盘、所述第五熔断丝端焊盘，所述第二侧边与所述第四侧边的夹角区域由所述第二侧边到所述第一侧边依次排列有所述第三熔断丝端焊盘、所述第二熔断丝端焊盘、所述第一熔断丝端焊盘，所述第三熔断丝端焊盘、所述第二熔断丝端焊盘、所述第一熔断丝端焊盘位于所述负极端焊盘与所述第四侧边之间。
可选地，以所述半导体IC芯片本体的所述第二侧边与所述第三侧边的交点为原点建立直角坐标系，所述直角坐标系以沿所述第二侧边向所述第四侧边延伸的方向为X轴正方向，所述直角坐标系以沿所述第三侧边向所述第一侧边延伸的方向为Y轴正方向。
可选地，所述漏极端焊盘的坐标包括(415μm～535μm，74μm～94μm)，所述外控保护端焊盘的坐标包括(74μm～94μm，74μm～94μm)，所述负极端焊盘的坐标包括(771μm～791μm，74μm～94μm)，所述第一栅极端焊盘的坐标包括(378μm～398μm，575μm～595μm)，所述第二栅极端焊盘的坐标包括(532μm～552μm，575μm～595μm)，所述第一输入端焊盘的坐标包括(74μm～94μm，575μm～595μm)，所述第二输入端焊盘的坐标包括(835μm～855μm，575μm～595μm)。
可选地，所述第一熔断丝端焊盘的坐标包括(877μm～897μm，134μm～154μm)，所述第二熔断丝端焊盘的坐标包括(877μm～897μm，84μm～104μm)，所述第三熔断丝端焊盘的坐标包括(877μm～897μm，34μm～54μm)，所述第四熔断丝端焊盘的坐标包括(32μm～52μm，405μm～425μm)，所述第五熔断丝端焊盘的坐标包括(32μm～52μm，341μm～361μm)，所述第六熔断丝端焊盘的坐标包括(32μm～52μm，468μm～488μm)。
可选地，所述焊盘下方不设置走线和元器件。
如上所述，本实用新型提供一种应用于数据线保护的半导体IC芯片，本实用新型具有以下功效：有利于器件体积缩小，减少封装成本，打线缩短，减少线损，具有便于封装连接，提高控制灵敏度，提高工作稳定性和抗干扰能力的作用。进一步的，所述焊盘下方不设置走线和元器件以防止封装打线时造成短路或断路。
附图说明
图1显示为本实用新型的应用于数据线保护的半导体IC芯片中焊盘所呈现的俯视结构示意图。
元件标号说明
101 第一侧边
102 第二侧边
103 第三侧边
104 第四侧边
105 中心线
106 漏极端焊盘
107 外控保护端焊盘
108 负极端焊盘
109 第一栅极端焊盘
110 第二栅极端焊盘
111 第一输入端焊盘
112 第二输入端焊盘
113 第一熔断丝端焊盘
114 第二熔断丝端焊盘
115 第三熔断丝端焊盘
116 第四熔断丝端焊盘
117 第六熔断丝端焊盘
118 第五熔断丝端焊盘
119 原点
120 X轴
121 Y轴
122 半导体IC芯片本体
具体实施方式
以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。
请参阅图1。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本实用新型可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本实用新型所能产生的功效及所能达成的目的下，均应仍落在本实用新型所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本实用新型可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本实用新型可实施的范畴。
如图图1所示，本实施例提供一种应用于数据线保护的半导体IC芯片，包括：半导体IC芯片本体122、漏极端焊盘106、外控保护端焊盘107、负极端焊盘108、第一栅极端焊盘109、第二栅极端焊盘110、第一输入端焊盘111、第二输入端焊盘112、第一熔断丝端焊盘113、第二熔断丝端焊盘114、第三熔断丝端焊盘115、第四熔断丝端焊盘116、第五熔断丝端焊盘118、第六熔断丝端焊盘117。
所述半导体IC芯片本体122的上表面包括第一侧边101、第二侧边102、第三侧边103、第四侧边104，所述第一侧边101、所述第四侧边104、所述第二侧边102、所述第三侧边103沿顺时针方向依次相连，所述半导体IC芯片本体122具有中心线105，所述中心线105穿过所述第一侧边101和所述第二侧边102的中心。
所述半导体IC芯片本体122应用于数据线过流与过温度保护。
以所述半导体IC芯片本体122的所述第二侧边102与所述第三侧边103的交点为原点119建立直角坐标系，所述直角坐标系以沿所述第二侧边102向所述第四侧边104延伸的方向为X轴120正方向，所述直角坐标系以沿所述第三侧边103向所述第一侧边101延伸的方向为Y轴121正方向。
所述漏极端焊盘106设置于所述半导体IC芯片本体122上表面，所述漏极焊盘位于所述第二侧边102的中心边缘区域。
所述焊盘是表面贴装装配的基本构成单元，所述半导体IC芯片本体122通过焊盘与外界电路相连。
所述漏极端焊盘106是与MOS漏极相连接的端口。
所述漏极端焊盘106的坐标包括(415μm～535μm，74μm～94μm)，所述漏极端焊盘106的坐标可以为(425.000μm，84.580μm)。
所述外控保护端焊盘107设置于所述半导体IC芯片本体122上表面，所述外控保护焊盘位于所述第二侧边102与所述第三侧边103的夹角区域。
所述外控保护端焊盘107的作用是由外界输入低电位关断控制电路。
所述外控保护端焊盘107的坐标包括(74μm～94μm，74μm～94μm)，所述外控保护端焊盘107的坐标可以为(84.580μm，84.580μm)。
所述负极端焊盘108设置于所述半导体IC芯片本体122上表面，所述负极焊盘位于所述第二侧边102与所述第四侧边104的夹角区域。
所述负极端焊盘108是与负极相连接的端口。
所述负极端焊盘108的坐标包括(771μm～791μm，74μm～94μm)，所述负极端焊盘108的坐标可以为(781.505μm，84.580μm)。
所述第一栅极端焊盘109设置于所述半导体IC芯片本体122上表面，所述第一栅极端焊盘109位于所述第一侧边101与所述中心线105的夹角区域，所述第一栅极端焊盘109位于所述中心线105与所述第三侧边103之间。
所述栅极端焊盘是与MOS栅极相连接的端口。
所述第一栅极端焊盘109的坐标包括(378μm～398μm，575μm～595μm)，所述第一栅极端焊盘109的坐标可以为(388.000μm，585.42μm)。
所述第二栅极端焊盘110设置于所述半导体IC芯片本体122上表面，所述第二栅极端焊盘110位于所述第一侧边101与所述中心线105的夹角区域，所述第二栅极端焊盘110位于所述中心线105与所述第四侧边104之间。
所述第二栅极端焊盘110的坐标包括(532μm～552μm，575μm～595μm)，所述第二栅极端焊盘110的坐标可以为(542.000μm，585.42μm)。
所述第一输入端焊盘111设置于所述半导体IC芯片本体122上表面，所述第一输入端焊盘111位于所述第一侧边101的边缘区域，所述第一输入端焊盘111位于所述第一栅极端焊盘109与所述第三侧边103之间。
所述第一输入端焊盘111的坐标包括(74μm～94μm，575μm～595μm)，所述第一输入端焊盘111的坐标可以为(84.58μm，585.42μm)。
所述第二输入端焊盘112设置于所述半导体IC芯片本体122上表面，所述第二输入端焊盘112位于所述第一侧边101的边缘区域，所述第二输入端焊盘112位于所述第二栅极端焊盘110与所述第四侧边104之间。
所述第二输入端焊盘112的坐标包括(835μm～855μm，575μm～595μm)，所述第二输入端焊盘112的坐标可以为(845.420μm，585.42μm)。
所述熔断丝端焊盘设置于所述半导体IC芯片本体122上表面。
作为示例，所述熔断丝端焊盘包括：第一熔断丝端焊盘113、第二熔断丝端焊盘114、第三熔断丝端焊盘115、第四熔断丝端焊盘116、第五熔断丝端焊盘118、第六熔断丝端焊盘117，所述第三侧边103边缘区域由所述第一输入端焊盘111到所述外控保护端焊盘107依次排列有所述第六熔断丝端焊盘117、所述第四熔断丝端焊盘116、所述第五熔断丝端焊盘118，所述第二侧边102与所述第四侧边104的夹角区域由所述第二侧边102到所述第一侧边101依次排列有所述第三熔断丝端焊盘115、所述第二熔断丝端焊盘114、所述第一熔断丝端焊盘113，所述第三熔断丝端焊盘115、所述第二熔断丝端焊盘114、所述第一熔断丝端焊盘113位于所述负极端焊盘108与所述第四侧边104之间。
所述第一熔断丝端焊盘113的坐标包括(877μm～897μm，134μm～154μm)，所述第二熔断丝端焊盘114的坐标包括(877μm～897μm，84μm～104μm)，所述第三熔断丝端焊盘115的坐标包括(877μm～897μm，34μm～54μm)，所述第四熔断丝端焊盘116的坐标包括(32μm～52μm，405μm～425μm)，所述第五熔断丝端焊盘118的坐标包括(32μm～52μm，341μm～361μm)，所述第六熔断丝端焊盘117的坐标包括(32μm～52μm，468μm～488μm)。
所述第一熔断丝端焊盘113的坐标可以为(887.42μm，144.58μm)，所述第二熔断丝端焊盘114的坐标可以为(887.42μm，94.58μm)，所述第三熔断丝端焊盘115的坐标可以为(887.42μm，44.58μm)，所述第四熔断丝端焊盘116的坐标可以为(42.58μm，415.000μm)，所述第五熔断丝端焊盘118的坐标可以为(42.58μm，351.085μm)，所述第六熔断丝端焊盘117的坐标可以为(42.58μm，478.915μm)。
所述焊盘下方不设置走线和元器件。
所述焊盘下方不设置走线和元器件以防止封装打线时造成短路或断路。
表一
表一为所述漏极端焊盘106、所述外控保护端焊盘107、所述负极端焊盘108、所述第一栅极端焊盘109、所述第二栅极端焊盘110、所述第一输入端焊盘111、所述第二输入端焊盘112、所述第一熔断丝端焊盘113、所述第二熔断丝端焊盘114、所述第三熔断丝端焊盘115、所述第四熔断丝端焊盘116、所述第五熔断丝端焊盘118、所述第六熔断丝端焊盘117的坐标。
综上所述，本实用新型提供一种应用于数据线保护的半导体IC芯片，具有以下功效：有利于器件体积缩小，减少封装成本，打线缩短，减少线损，具有便于封装连接，提高控制灵敏度，提高工作稳定性和抗干扰能力的作用。进一步的，所述焊盘下方不设置走线和元器件以防止封装打线时造成短路或断路。所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。
设计图
相关信息详情
申请码:申请号:CN201920077444.3
申请日:2019-01-17
公开号:公开日:国家:CN
国家/省市:31(上海)
授权编号:CN209374439U
授权时间:20190910
主分类号:H01L 23/492
专利分类号:H01L23/492
范畴分类:38F;
申请人:上海神沃电子有限公司
第一申请人:上海神沃电子有限公司
申请人地址:201108 上海市闵行区颛兴东路736号
发明人:翟晓君;宋永奇
第一发明人:翟晓君
当前权利人:上海神沃电子有限公司;上海科特新材料股份有限公司
代理人:余明伟
代理机构:31219
代理机构编号:上海光华专利事务所（普通合伙）
优先权:关键词:当前状态:审核中
类型名称:外观设计