导读:本文包含了多处理器并行处理论文开题报告文献综述及选题提纲参考文献，主要关键词:TMS320C6678,信号处理,SYS,BIOS,并行运算
多处理器并行处理论文文献综述
郭绪涛[1]（2018）在《基于C6678并行多处理器系统信号处理及通信控制软件设计》一文中研究指出雷达技术已经应用到很多领域,针对这些不同领域的需求,不同体制的雷达技术也不断出现。雷达系统是一个复杂的信号处理系统,它所涉及的算法复杂,且需要很高的实时性,同时需要处理大量的数据。传统的信号处理系统往往是基于单芯片或者单块信号处理板,已经无法满足现在各种复杂的应用环境。同时雷达系统是一个复杂度很高的系统,同时在不同的应用背景下往往会重新设计开发新的雷达系统。针对这一问题,设计出通用信号处理平台,其采用的通信结构是规范的,能够做到在一个特殊的处理器板上设计的软件适用于更多的电路板更多的处理器中。论文首先介绍了典型的雷达系统,对雷达系统有一个整体的认识。并对所涉及到的信号处理方法进行研究,如AD采样、数字下变频等。随后以线性调频信号为例,对数字阵列雷达信号处理基本理论方法进行研究,结合项目特点,掌握各个部分的理论知识和常用的实现方法并用Matlab进行仿真实现,便于后面在C6678平台上编程实现。之后研究了C6678的硬件架构,对该系统软件开发涉及到的硬件资源及通信接口进行研究,如多核导航器、网络协处理器、共享存储器等,利用开发板及其提供的例程对涉及到的硬件资源进行研究,熟悉所涉及到的硬件资源的特点以及开发方式等。为后续更深入的研究开发做好准备。其次设计了基于SYS/BIOS的信号处理软件。SYS/BIOS作为实时操作系统内核。本课题开发的应用程序是基于该实时操作系统开发的。最顶层是多任务多核应用程序,在本课题中是信号处理和网络通信两大任务,分别分配到八个内核当中,其中0核负责网络通信,1-7核负责数据处理。中间层是SYS/BIOS实时操作系统,以及用来网络应用程序开发的NDK组件和用来实现核间通信的IPC组件。最底层是硬件层,这里包含了工程当中会用到的多核导航器、网络协处理器、共享存储器等硬件资源。NDK可以看做是SYS/BIOS操作系统的一个组件,其提供了完整的TCP/IP协议栈功能。运行在0核的程序便是基于NDK开发的网络应用程序,用来与信号处理板实现通信功能。此外还设计出了高效的并行算法,在1-7核中并行实现对雷达回波数据的处理任务。多核DSP具有多核并行的高效计算性能,在具体实现时需要对算法的并行性进行分析,充分考虑算法和硬件平台的特点,设计出良好的并行拓扑结构,平衡各处理器的负载,从而发挥出多核处理器的性能。在具体实现时应按照分割、通信、组合、映射四个步骤进行分析规划。C6678的存储器结构复杂需要合理规划数据的存放位置,提升内核访问效率。数据的存放位置需要根据数据的大小及访问频率并结合处理器的存储结构进行规划。最后基于MFC开发了相应的雷达调试软件,通过以太网实现了对信号处理板的通信与控制。利用该调试软件,对开发的信号处理程序进行调试,同时对信号处理的运行时间进行统计分析。本文主要研究以TMS320C6678处理器为核心构成的信号处理硬件平台的通信、控制及基本信号处理。设计灵活、高效的通信控制软件,以便于将来实际工程系统应用。(本文来源于《哈尔滨工业大学》期刊2018-06-01）
向军[2]（2010）在《网络处理器并行线速处理关键技术研究》一文中研究指出目前Internet主干网络带宽呈指数性增长,网络带宽的急剧增长要求网络设备具有极高的包处理能力,同时网络协议的多样性和不断更新又要求网络设备具有极大的灵活性,网络设备对分组的深度处理能力将成为制约网络性能的主要瓶颈,即性能与速度之间存在着矛盾。基于GPP和ASIC的传统网络设备方案已经不能同时满足高性能和高可编程性两方面的要求,为此基于ASIP技术的网络处理器(NP)应运而生,并得到了迅速发展。以NP为核心的网络设备体系结构对2~7层的数据分组采用“存储-处理-转发”处理模式,从而可以实现更加复杂的网络处理功能。NP的出现改变了网络设备的体系结构,已成为研发新一代高性能网络设备的核心技术之一,NP是目前公认最有可能实现数据分组线速处理的器件和技术,因此研究基于NP的高性能网络设备核心技术对于加强我国信息基础设施建设具有十分重要的战略意义。NP并行线速处理的复杂应用程序关键性能影响因素可归结为并行处理模型与并行处理算法两方面,并行处理模型决定系统的稳定、高效、灵活、升级和扩展等性能,而并行处理算法则决定系统的分组处理速度,进而影响系统的准确性和有效性。本课题围绕NP并行处理模型与线速处理算法进行了系统而深入的研究,提出了高速网络环境下并行线速分组处理的有效模型与体系结构,给出了一系列高效的并行分组处理算法与实现方法,较好地解决了线速网络处理中性能与速度之间的矛盾。本研究工作取得了以下的主要创新性成果:(1)提出了一种基于NP的并行线速处理模型NPWM。NPWM由五个不同抽象级别的层次组成,从而将并行线速处理需要解决的若干核心问题及分组处理流程转化为基本独立的问题。NPWM覆盖了NP的各种软硬件资源及并行处理机制,考虑了并行线速处理相关的任务分配、资源调度和负载均衡等基础性问题,并为网络设备开发提供抽象的统一编程接口,可以满足网络设备在性能和灵活性两方面的要求,适合解决NP的各种网络应用问题,并能够达到并行线速处理要求。(2)给出基于NPWM模型并采用Intel IXP2850的网络安检机的总体系统设计,并给出本文的实验测试环境。NPWM模型与IXP2850的有机结合,NP多种并行机制的充分发挥,以及多个线速并行处理关键算法的实施,保证了网络安检机既具有强大的综合安全防御功能,又具有线速分组处理的高性能。实验数据说明网络安检机基本达到了线速分组处理的设计目标。(3)提出了网络处理短规则的概念,给出规则的描述和存储组织,并进一步给出规则集在NPWM模型上的并行匹配算法。规则集的并行处理设计了多种并行机制,规则集采用叁维链表的树形逻辑组织,尽量减少了规则的时空冗余;快速匹配算法针对规则集的逻辑结构特点,尽量减少匹配的次数;存储优化算法分叁种情况分别采用不同的优化策略;多核多线程优化采用基于表的间接哈希算法。实验结果说明这些并行方法和算法的采用,大大提高了分组并行处理能力,使得系统的分组吞吐率达到线速水平。(4)提出一种基于紧急度的轮循分组调度UWRR算法。UWRR算法的提出是在分析比较NP分组调度算法在时延性能、公平性、复杂性等叁个方面性能指标的基础之上,并结合了NPWM模型的系统特性。UWRR算法在不过度提高复杂性的情况下,改善了传统算法的时延特性,引入动态改变队列循环调度次序的思想,来实现在变长分组环境下的公平性。实验结果表明与传统算法相比,UWRR算法对系统性能有明显提高,很好地解决了上述公平性问题,而且能实现更精细的队列间的服务速率分配。(5)提出一种并行自适应负载均衡HALB算法。NP负载均衡算法大致可分为哈希和非哈希两大类,其中哈希由于其高效和易于实现而被广泛采用。NP负载均衡要考虑解决分组乱序和流量分配两大问题,基于此给出相关概念和参数描述,并建立了NP负载均衡的数学模型。在此基础上提出HALB算法,算法根据转发平面负载状况动态调整映射权重,算法主要由哈希索引函数、负载分配映射函数和动态调整策略等叁部分组成。根据实验结果表明,算法能够均衡地在PE间分配报文,而且基本保证了分组不乱序。因此,该算法能够提高NP并行处理能力,并减少分组乱序对NP性能的影响。(本文来源于《华南理工大学》期刊2010-10-08）
胡越黎,王尧明[3]（2009）在《单芯片多处理器系统任务并行处理设计》一文中研究指出根据单芯片多处理器的基本架构,围绕如何提高单芯片多处理器的性能,提出一种基于任务库的任务并行处理方法,给出了任务加载和调度策略,并用硬件予以实现.以4个基于51体系结构的MCU子处理器为单芯片多处理器架构,进行了任务分配调度实例验证.结果表明,提出的方法切实可行,能够提高单芯片多处理器的并行处理能力和工作效率.(本文来源于《上海大学学报(自然科学版)》期刊2009年05期）
阎振华,黄建国[4]（2008）在《OFDM水声通信实时处理系统的多处理器并行》一文中研究指出OFDM(正交频分复用)充分利用频带,具有较高的数据传输速率;ADSP-TS101是具有高速并行处理能力的高性能数学信号处理芯片。针对OFDM水声通信的实时处理要求,本文设计并研制了具有实时处理能力的水声通信系统。该系统包括由多片ADSP-TS101构成的松/紧联合耦合的并行处理结构作为处理核心、无相位偏差的多通道同步采样模块和FPGA(现场可编程门阵列)逻辑控制模块。湖上实验结果表明该系统具有良好的稳定性和实时处理能力,满足工程设计要求。(本文来源于《应用声学》期刊2008年04期）
陶林伟,王英民,王成,牛奕龙[5]（2007）在《吊放声纳多处理器并行处理系统硬件设计(英文)》一文中研究指出本文利用TI公司的TMS320VC5409系统DSP设计了吊放声纳数据处理硬件系统。充分使用DSP上的McBSP,作为多处理单元之间的数据传输通道,构建了硬件系统结构。系统构成简洁、稳定,并具有很好的扩展性和通用性。同时,使用DMA技术,使数据传输完全在后台进行,极大地提高系统的吞吐量和计算能力。系统设计符合现代硬件系统发展方向,可以满足大多数据吊放声纳的处理过程。(本文来源于《声学技术》期刊2007年06期）
陈煜,殷凤华[6]（2007）在《基于分散内存式多处理器系统的延迟判断式投机执行并行处理方式的提案》一文中研究指出针对并行计算机进行并行处理时条件分支会影响程序并行性的问题,提出了一种基于分散内存系统的延迟判断式投机执行并行处理方式。这种并行处理方式有处理时间(overhead)短,对硬件依赖性小等优点。(本文来源于《南京工业职业技术学院学报》期刊2007年04期）
石铄,蒋德中,陈安宏,蒋彭龙[7]（2007）在《基于精确制导武器需求的多处理器并行处理技术发展分析》一文中研究指出针对精确制导武器多源信息高速、实时处理需求,从国内外发展现状、需要重点开展研究的并行流水线处理机系统结构、实时多任务并行处理硬件实现、先进总线运用、小型集成化功能模块等方面进行了详细论述,为后续研究提供借鉴。(本文来源于《航天控制》期刊2007年05期）
潘建鹏,沈志达,丁传红[8]（2006）在《精确制导中的多处理器并行处理技术》一文中研究指出精确制导技术的不断发展对弹载计算机的性能要求越来越高,采用多个处理器并行处理技术才能满足这些要求。TMS320C6416数字信号处理器是当前性能最强的数字信号处理器之一。简要介绍了精确制导技术概况,提出了采用多个TMS320C6416处理器并行处理的弹载计算机设计方案。测试结果表明,采用此方案设计的弹载计算机能够满足实时图像匹配的要求。(本文来源于《计算机工程与设计》期刊2006年22期）
高效伟[9]（2005）在《多处理器并行处理的新发展》一文中研究指出以叙述提高计算机性能的各种方法为起点,阐明了多处理器并行处理、超线程技术、多核心处理器的原理与应用。(本文来源于《渤海大学学报(自然科学版)》期刊2005年03期）
邵荣平[10]（2003）在《网络处理器并行处理技术研究》一文中研究指出网络处理器是路由器中进行报文转发处理的关键部件。由于报文处理具有内在的并行性，网络处理器可采用多种并行技术来加速报文的处理。本文对网络处理器的并行体系结构进行了深入研究，将网络处理器的并行处理分叁个层次，分别是PE(Processing Element，处理单元)内部并行，PE间并行和PE与协处理器间并行．本文通过分析指出，影响网络处理器并行处理性能的因素包括共享资源的访问策略、分组处理方法以及报文顺序性的控制。 由于并行处理会造成报文乱序，目前关于路由器是否必须严格保证报文的顺序有不同意见。本文从TCP／IP协议处理和网络流量特性两方面深入研究了乱序报文对网络传输的影响，得出TCP报文乱序对网络性能的影响和网络负载密切相关：负载轻时，报文乱序影响严重；负载重时，报文乱序对传输性能的影响较小。在此基础上，本文提出一种TCP友好的并行处理模型，其主要思想是：实时监控网络流量的变化，动态调整负载分配策略。该模型既能使网络处理器有很高的并行性能，也减少了报文乱序的影响。 最后本文提出了一种采用SOPC(System On Programmable Chip)技术实现网络处理器并行处理原型的设计方法。采用SOPC技术实现的网络处理器原型可以方便地对网络处理器的关键技术进行验证研究。(本文来源于《国防科学技术大学》期刊2003-11-01）
多处理器并行处理论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
目前Internet主干网络带宽呈指数性增长,网络带宽的急剧增长要求网络设备具有极高的包处理能力,同时网络协议的多样性和不断更新又要求网络设备具有极大的灵活性,网络设备对分组的深度处理能力将成为制约网络性能的主要瓶颈,即性能与速度之间存在着矛盾。基于GPP和ASIC的传统网络设备方案已经不能同时满足高性能和高可编程性两方面的要求,为此基于ASIP技术的网络处理器(NP)应运而生,并得到了迅速发展。以NP为核心的网络设备体系结构对2~7层的数据分组采用“存储-处理-转发”处理模式,从而可以实现更加复杂的网络处理功能。NP的出现改变了网络设备的体系结构,已成为研发新一代高性能网络设备的核心技术之一,NP是目前公认最有可能实现数据分组线速处理的器件和技术,因此研究基于NP的高性能网络设备核心技术对于加强我国信息基础设施建设具有十分重要的战略意义。NP并行线速处理的复杂应用程序关键性能影响因素可归结为并行处理模型与并行处理算法两方面,并行处理模型决定系统的稳定、高效、灵活、升级和扩展等性能,而并行处理算法则决定系统的分组处理速度,进而影响系统的准确性和有效性。本课题围绕NP并行处理模型与线速处理算法进行了系统而深入的研究,提出了高速网络环境下并行线速分组处理的有效模型与体系结构,给出了一系列高效的并行分组处理算法与实现方法,较好地解决了线速网络处理中性能与速度之间的矛盾。本研究工作取得了以下的主要创新性成果:(1)提出了一种基于NP的并行线速处理模型NPWM。NPWM由五个不同抽象级别的层次组成,从而将并行线速处理需要解决的若干核心问题及分组处理流程转化为基本独立的问题。NPWM覆盖了NP的各种软硬件资源及并行处理机制,考虑了并行线速处理相关的任务分配、资源调度和负载均衡等基础性问题,并为网络设备开发提供抽象的统一编程接口,可以满足网络设备在性能和灵活性两方面的要求,适合解决NP的各种网络应用问题,并能够达到并行线速处理要求。(2)给出基于NPWM模型并采用Intel IXP2850的网络安检机的总体系统设计,并给出本文的实验测试环境。NPWM模型与IXP2850的有机结合,NP多种并行机制的充分发挥,以及多个线速并行处理关键算法的实施,保证了网络安检机既具有强大的综合安全防御功能,又具有线速分组处理的高性能。实验数据说明网络安检机基本达到了线速分组处理的设计目标。(3)提出了网络处理短规则的概念,给出规则的描述和存储组织,并进一步给出规则集在NPWM模型上的并行匹配算法。规则集的并行处理设计了多种并行机制,规则集采用叁维链表的树形逻辑组织,尽量减少了规则的时空冗余;快速匹配算法针对规则集的逻辑结构特点,尽量减少匹配的次数;存储优化算法分叁种情况分别采用不同的优化策略;多核多线程优化采用基于表的间接哈希算法。实验结果说明这些并行方法和算法的采用,大大提高了分组并行处理能力,使得系统的分组吞吐率达到线速水平。(4)提出一种基于紧急度的轮循分组调度UWRR算法。UWRR算法的提出是在分析比较NP分组调度算法在时延性能、公平性、复杂性等叁个方面性能指标的基础之上,并结合了NPWM模型的系统特性。UWRR算法在不过度提高复杂性的情况下,改善了传统算法的时延特性,引入动态改变队列循环调度次序的思想,来实现在变长分组环境下的公平性。实验结果表明与传统算法相比,UWRR算法对系统性能有明显提高,很好地解决了上述公平性问题,而且能实现更精细的队列间的服务速率分配。(5)提出一种并行自适应负载均衡HALB算法。NP负载均衡算法大致可分为哈希和非哈希两大类,其中哈希由于其高效和易于实现而被广泛采用。NP负载均衡要考虑解决分组乱序和流量分配两大问题,基于此给出相关概念和参数描述,并建立了NP负载均衡的数学模型。在此基础上提出HALB算法,算法根据转发平面负载状况动态调整映射权重,算法主要由哈希索引函数、负载分配映射函数和动态调整策略等叁部分组成。根据实验结果表明,算法能够均衡地在PE间分配报文,而且基本保证了分组不乱序。因此,该算法能够提高NP并行处理能力,并减少分组乱序对NP性能的影响。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
多处理器并行处理论文参考文献
[1].郭绪涛.基于C6678并行多处理器系统信号处理及通信控制软件设计[D].哈尔滨工业大学.2018
[2].向军.网络处理器并行线速处理关键技术研究[D].华南理工大学.2010
[3].胡越黎,王尧明.单芯片多处理器系统任务并行处理设计[J].上海大学学报(自然科学版).2009
[4].阎振华,黄建国.OFDM水声通信实时处理系统的多处理器并行[J].应用声学.2008
[5].陶林伟,王英民,王成,牛奕龙.吊放声纳多处理器并行处理系统硬件设计(英文)[J].声学技术.2007
[6].陈煜,殷凤华.基于分散内存式多处理器系统的延迟判断式投机执行并行处理方式的提案[J].南京工业职业技术学院学报.2007
[7].石铄,蒋德中,陈安宏,蒋彭龙.基于精确制导武器需求的多处理器并行处理技术发展分析[J].航天控制.2007
[8].潘建鹏,沈志达,丁传红.精确制导中的多处理器并行处理技术[J].计算机工程与设计.2006
[9].高效伟.多处理器并行处理的新发展[J].渤海大学学报(自然科学版).2005
[10].邵荣平.网络处理器并行处理技术研究[D].国防科学技术大学.2003
标签：TMS320C6678; 信号处理; SYS; BIOS; 并行运算;