导读:本文包含了视频解码器论文开题报告文献综述、选题提纲参考文献，主要关键词:解码器,视频,译码器,可编程,处理器,互联网,复杂度。
视频解码器论文文献综述写法
刘慧超,王志君,梁利平[1]（2019）在《一种高效多标准视频解码器架构研究与设计》一文中研究指出针对目前视频解码器实现方案存在的灵活度低、开发周期长、不能适应快速变化的算法升级等问题,提出一种面向多种视频编解码标准的通用视频解码器架构设计方案.采用软硬件协同设计方法,基于可编程同构多核处理器+协处理器的硬件架构,同构多核处理器采用指令级和任务级并行加速,协处理器采用硬件定制单元实现矢量加速,同时利用分布式片上便笺式存储器(Scratchpad Memory,SPM)代替数据Cache实现高效的数据存储系统,以应用广泛的H.264视频标准为验证实例.实验结果表明,基于本文所提架构实现的H.264视频解码器高效可行,平均并行加速比为9.12,相比于传统多核并行解码算法提高了1.31倍.(本文来源于《湖南大学学报(自然科学版)》期刊2019年10期）
[2]（2016）在《Intersil推出带MIPI-CSI2接口的四通道视频解码器》一文中研究指出2016年9月20日,Intersil公司宣布推出业内首款带MIPI-CSI2输出接口的四通道模拟视频解码器——ISL79985,可支持汽车全景环视系统应用。根据美国国家公路交通安全管理局(NHTSA)估计,后视摄像头可使倒车事故死亡率减少50%以上。市场普遍要求(本文来源于《智能制造》期刊2016年10期）
师昕,贺姗[3]（2016）在《两种视频解码器错误隐藏算法对视频解码效果和速度的影响》一文中研究指出随着移动互联网技术的发展,在移动客户端观看视频已经越来越受到用户的欢迎和广泛的应用。本文着重研究移植到移动平台后的两种H.264视频解码器FFMPEG和JM中的错误隐藏算法对移动端视频解码速度和质量的影响。经过比较,FFMPEG解码器具有解码速度快、解码流程相对简单的优点,尽管其解码效果相对JM较差,但是由于移动客户端屏幕尺寸较小,因此可以适当"牺牲"视频质量,所以FFMPEG相较于JM更适合移植到移动平台。(本文来源于《有线电视技术》期刊2016年09期）
皮玉华[4]（2016）在《基于海思Hi3531的高清视频解码器硬件系统设计》一文中研究指出在大型的IP视频监控系统中通常包括监视器等显示设备,这些显示设备的输入来自各式各样的高清视频解码器,其中嵌入式高清解码器最为常见。本文介绍了一种嵌入式高清解码器硬件系统设计。该系统包含3531基本系统,高清视频接口电路和电源电路等。该高清解码器能够通过网络接收视频流,最高解码能力达到2路1080p30,支持2组高清异源输出,每组输出接口包括HD-SDI、HDMI和VGA。该设计经过实际样机验证,解码图像输出清晰流畅,系统运行稳定。(本文来源于《中国公共安全(学术版)》期刊2016年02期）
谢锋[5]（2016）在《基于FPGA的多通道音视频解码器设计与实现》一文中研究指出广播电视信源传输链路稳定可靠是保障安全播出的重要环节,结合目前我区村村通广播电视无线覆盖工程的实际情况,综合考虑台站实际应用需求,研究了多通道信源解析处理、FPGA解复用、TS流解码的关键技术,并在实践中检验。实践证明,采用新技术研发的基于FPGA的多通道音视频解码器,在全区乡镇无线覆盖建设中起到了积极的推动作用。(本文来源于《视听》期刊2016年05期）
潘俊夫[6]（2016）在《H.264视频解码器宏块级并行实现与调度优化策略》一文中研究指出视频分辨率正朝超高清方向发展,分辨率的提高可以提供更好的用户体验,但也使得编解码过程中的计算复杂度急剧增加,对其实时处理带来巨大挑战。新兴的CPU+GPU异构多核处理平台具有丰富的并行处理资源,如何利用多核处理器进行视频解码的并行加速,提高视频解码的吞吐率、减少延时是目前学术界和工业界的研究热点。近年来国内外对以H.264/AVC为代表的混合框架视频编解码器的并行优化研究工作有很多,其中很重要的一个策略是宏块级的并行技术,利用GPU的硬件特性来挖掘和实现解码器中宏块潜在的并行,提高解码器的效率,对于满足当今高分辨率实时解码的需求是具有很重要的意义的。在分析宏块级数据依赖以及并行空间的基础上,提出了基于GPU的H.264宏块级并行优化方案。为了解决已有基于GPU的像素级并行解码优化方法存在的较大的数据传输开销问题,提出的方案以宏块为粒度结合2D-Wave的思想和H.264解码器各模块的特点实现并行解码,让GPU完成更多的解码模块,实现数据复用,有效隐藏传输开销,提高解码效率。考虑到解码过程中由于宏块之间的计算开销各不相同,存在线程同步开销,提出了2D-Wave和宏块解码计算复杂度预测相结合的并行策略来减少线程同步开销。参考已有的对帧级解码复杂度预测的相关研究方法,通过分析影响宏块解码各个模块计算复杂度的因子,提出了适合该策略的宏块解码计算复杂度预测模型。最后结合CUDA编程模型,确定CUDA线程与宏块数据的映射关系,实现宏块级GPU解码并行。实验结果表明,尽管在整体上没有加速,但是针对已有的GPU并行策略传输开销过大的问题,有效解决了内存传输开销的问题,实现了GPU上的数据的复用。(本文来源于《华中科技大学》期刊2016-05-01）
张伟[7]（2016）在《基子片上异构平台的高性能视频解码器的设计与实现》一文中研究指出高清视频在日常生活中扮演者越来越重要的角色,随着视频分辨率的升高,视频文件变得越来越大。因此,为了更好的存储和传输视频文件,视频编码标准也在被不断的提出和完善。目前,由联合视频编码组提出的HEVC视频编码标准凭借其高效的压缩效率,被普遍认为成为将成为新一代视频编码标准。HEVC能够获得比现如今主流视频编码标准H.264高一倍压缩率,但同时其代码的复杂度也是H.264代码复杂度的二到四倍。由于HEVC编码标准高效的压缩率,HEVC拥有着良好的发展前景,但由于其复杂的视频编码结构,使其在普通PC机和嵌入式环境下很难达到实时编码和解码。在嵌入式环境中,由于计算资源的限制,HEVC编解码在嵌入式环境下的编/解码效率将会更低。因此,对HEVC编码标准的加速优化将成为HEVC视频编码标准应用到嵌入式环境当中的关键问题。本文研究了HEVC的编码标准,并借助GPU的并行计算能力,实现一个基于片上异构的嵌入式高效HEVC视频实时解码器。本文首先对HEVC编码标准进行介绍和分析,认为造成HEVC编码复杂度提高的主要原因是由于在HEVC标准中采用动态四叉树划分编码树单元替代了H.264中固定编码宏块。另外,在帧内预测和帧间预测时,HEVC支持更多模式,提供更多预测机制,这同样是造成HEVC编码复杂度升高的原因之一。并且HEVC编码标准当中的数据依赖关系也是其在并行化实现过程当中的阻碍。本系统通过分析HEVC解码模块当中的数据依赖关系,设计能够遵守这种依赖关系的并行化算法,并且将各个模块当中复杂的操作并行执行,得到一个基于嵌入式平台的实时HEVC视频解码器。同时,本系统通过分析在解码过程当中对数据的访问顺序,利用GPU的存储架构特点,降低数据在cache当中的冲突发生次数,提高本系统的解码效率。在本解码器的实现过程当中,通过分析,将并行度不高且占解码时间较少的的熵解码部分在CPU上实现,将并行度较高的反变换/反量化、帧内预测、去方块滤波、样本自适应补偿四个模块在GPU上执行,并且分别设计适应各个模块的并行化算法。特别是对于帧内预测模块,为了满足其重建帧内像素时需要遵守的数据依赖关系,运用了波前并行处理的方法设计了既能够并行化帧内预测模块同时又遵守数据依赖关系的并行化算法。对于所有并行化的模块,本文中设计了专门的数据结构能够减少CPU与GPU间不必要的数据传输。经过试验表明本系统当中设计的基于嵌入式平台的HEVC解码器能够在解码720p(720*1280)视频时达到实时的要求。(本文来源于《山东大学》期刊2016-04-20）
郝秀丽[8]（2016）在《基于GF14nm工艺的H.264视频解码器综合与物理实现》一文中研究指出近几十年,随着工艺的不断改进,ASIC的复杂性也不断提高,制造尺寸更小、规模更大的芯片越来越困难。本文在Global Foundry 14nm工艺下,通过将开源软核实现的硬核解码器,具有性能更好、功耗更低、可重用性更强等优点。本文首先介绍了H.264实现原理和关键技术,完成了测试代码的优化和前端的功能仿真。综合阶段,通过门控时钟和多阈值电压法在GF14nm工艺库和相关设计约束文件下将行为级代码转换成后端设计的门级网表。在芯片后端实现中,本设计选用ICC、PrimerTime等主流工具实现布图规划、电源规划、标准单元布局、多点时钟树综合和布线等物理设计。本文重点运用了多点时钟树综合技术来降低布线拥塞。后端设计的各个阶段均采用了平衡设计方法,通过迭代的时序分析和优化手段实现时序收敛,结合先进工艺下的时钟树综合原理和功耗优化方法实现低功耗设计。最后通过了物理验证和特殊时序检查,结果出现时序违例路径和设计规则违例,总结了常见的设计规则违例原因与解决方法,并讨论了ECO(工程改变命令)阶段通常采用的修正方法和原理。通过物理设计后的工作频率为200~1000MHz,工作电压为0.2~1.029V,工作温度为0~110?C,功耗约为4.57mW。IP核长为2.79×105nm宽为4.56×105nm,总面积约为0.127mm2。总标准单元面积为7.43×104μm2。与前人在TSMC28nm工艺下综合所得IP核的面积为11.4mm2相比,本设计IP核的面积仅为原来的1.12%,节约了使用成本,提高了芯片的可重用性。(本文来源于《哈尔滨理工大学》期刊2016-03-01）
修晓琴[9]（2015）在《H.264视频解码器去块效应滤波器的设计》一文中研究指出在设计H.264视频解码器时去块效应环路滤波器要耗费较多的资源,将传统的设计方法与新的设计方法有机结合,采用并行处理技术、流水线设计方法、基于时间策略的滤波顺序等方法,利用FPGA实现了去块效应滤波器,可有效提高系统性能。将本设计的Model Sim仿真结果与JM参考软件的解码输出视频流进行比较验证,结果表明本设计能够较好地完成去块效应环路滤波解码算法,方便地嵌入整体H.264解码系统。(本文来源于《中国有线电视》期刊2015年09期）
本刊讯[10]（2015）在《Intersil推出新型四通道视频解码器》一文中研究指出本刊讯日期,Intersil公司宣布推出用于汽车环景泊车辅助应用的T W9984四通道模拟视频解码器,该解码器带有内置模拟视频编码器,可帮助改善驾驶员及行人安全性。T W9984基于市场领先的Intersil视频解码器技术,可用单个芯片替代多达九个分立元件。同时,它提供业内最佳的模拟解码性能,使高级驾驶辅助系统(ADAS)能够产生具有卓越画面质量的360度环景图像。据悉,Intersil TW9984模拟视频解码器和编码器可向驾驶员提供细节(本文来源于《中国公共安全》期刊2015年08期）
视频解码器论文开题报告范文
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
2016年9月20日,Intersil公司宣布推出业内首款带MIPI-CSI2输出接口的四通道模拟视频解码器——ISL79985,可支持汽车全景环视系统应用。根据美国国家公路交通安全管理局(NHTSA)估计,后视摄像头可使倒车事故死亡率减少50%以上。市场普遍要求
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
视频解码器论文参考文献
[1].刘慧超,王志君,梁利平.一种高效多标准视频解码器架构研究与设计[J].湖南大学学报(自然科学版).2019
[2]..Intersil推出带MIPI-CSI2接口的四通道视频解码器[J].智能制造.2016
[3].师昕,贺姗.两种视频解码器错误隐藏算法对视频解码效果和速度的影响[J].有线电视技术.2016
[4].皮玉华.基于海思Hi3531的高清视频解码器硬件系统设计[J].中国公共安全(学术版).2016
[5].谢锋.基于FPGA的多通道音视频解码器设计与实现[J].视听.2016
[6].潘俊夫.H.264视频解码器宏块级并行实现与调度优化策略[D].华中科技大学.2016
[7].张伟.基子片上异构平台的高性能视频解码器的设计与实现[D].山东大学.2016
[8].郝秀丽.基于GF14nm工艺的H.264视频解码器综合与物理实现[D].哈尔滨理工大学.2016
[9].修晓琴.H.264视频解码器去块效应滤波器的设计[J].中国有线电视.2015
[10].本刊讯.Intersil推出新型四通道视频解码器[J].中国公共安全.2015