导读:本文包含了高速电路论文开题报告文献综述、选题提纲参考文献，主要关键词:完整性,信号,电源,噪声,反射,网络,电路。
高速电路论文文献综述写法
王莎莎[1]（2019）在《高速电路PCB的EMC设计考虑》一文中研究指出随着电子技术的不断发展,PCB集成度越来越高,电路板设计中的电磁兼容问题也越来越突出。通过对影响电磁兼容设计的迭层设计、器件的划分和布局、信号布线与回流以及电源完整性设计等方面进行探究,提出了相关设计参考。(本文来源于《电脑编程技巧与维护》期刊2019年08期）
沈俊杰[2]（2018）在《高速电路信号完整性分析与设计》一文中研究指出随着信息化时代的到来,电子产品的出现是时代发展的必然结果,电子产品的出现一定会应用到高速电路,而高速电路设计的关键就在于信号的完整性,只有具备完整性的信号,才能实现高速电路设计的成功。可见,在高速电路的设计过程中,信号完整性问题是至关重要的。可以通过建立仿真模型,实现高速电路设计过程中关于信号完整性的监测,做到预防为主,及时修复等,避免了由于高速电路中存在的信号不完整或者信号受损造成的设备质量存在问题等等。本文首先阐述了有关高速电路信号完整性的概念,其次介绍了常见的信号完整性问题,最后介绍了高速电路信号仿真模型,其设计的实现和应用等等,以期减少高速电路信号完整性缺陷,实现高速电路系统的优化。(本文来源于《电子制作》期刊2018年22期）
徐研博,李尔平,王蒙军,郑宏兴[3]（2018）在《高速电路倒装互连结构的不连续性分析》一文中研究指出针对倒装互连结构的不连续性,建立了各部分结构的解析式,结合等效电路以及全波仿真模型,利用仿真软件进行电路参数提取,解释了连接器件各个部分的物理意义,研究了封装的寄生参数对器件的影响。对于高速互连结构中普遍的不连续性,如焊点和传输线互连处等的信号特性进行仿真。可以找出有效的模型改进参数,使结构得到优化。应用仿真结果确定实验测试的方法,在保证模型特性的前提下,有效地降低了实验成本。最后对仿真结果进行了实验验证,并且有较好的一致性。(本文来源于《微波学报》期刊2018年05期）
夏建强[4]（2018）在《高速电路电源分配网络的时域分析与设计》一文中研究指出随着数字集成电路工艺向10nm甚至更小尺寸发展,高速系统的时钟主频和瞬态电流不断提升,而工作电压却不断降低,这将进一步拓宽电压噪声带宽并降低电压噪声绝对容限。此外,与工艺技术的持续改进相反,印刷电路板和封装的互连技术相对保持不变,由于寄生效应,电源分配网络在高频情况下表现出更加突出的感性。因此,电源分配网络的分析与设计面临更加严峻的考验。电源噪声作为衡量电源分配网络性能的重要参数之一,和芯片的电流激励形式密切相关。对于相同的电源分配网络输入阻抗,不同的电流激励形式对应的电源噪声解析表达式不同,电源分配网络的时域分析与设计技术不同。针对高速数字系统中常见的阶跃电流和叁角电流,该文提出了基于电源分配网络等效简化的电源噪声计算与分析技术和利用有效去耦上升时间选择去耦电容的电源分配网络时域设计方法,归纳如下:1)在输入电流激励形式为阶跃电流的条件下,第一,等效简化电源分配网络模型的同时,理论推导了电源分配网络简化过程中产生的最大误差;第二,利用简化的模型计算电源噪声,并定量分析了最大电源电源噪声与电流激励上升时间和去耦电容相关参数的关系,确定影响电源噪声幅度的因素,为电源分配网络电源噪声的抑制奠定重要的理论基础。通过与软件ADS的仿真结果对比,验证了该方法的正确性。2)针对电源分配网络中常见的叁角电流形式,推导出需要添加去耦网络的电流激励上升时间的临界条件以及去耦电容能有效去耦的电流激励上升时间范围。通过进一步研究去耦电容最大电压噪声与上升时间和电容参数的关系,提出利用有效去耦上升时间选择去耦电容的方法。最后利用该方法对四种典型的输入激励进行电源分配网络设计。实验结果表明,与传统的频域目标阻抗法相比,这种方法至少可减少31.6%的电容数量,简化去耦网络,降低设计成本。(本文来源于《西安电子科技大学》期刊2018-06-01）
鱼鹏[5]（2018）在《高速电路中PDN电源噪声分析及去耦网络设计》一文中研究指出随着电子制造工艺的发展,产品朝着小型化、高速化、低功耗发展。现代高性能芯片的时钟频率逐渐提高、晶体管数量不断增加、供电电压持续降低、开关电流不断增大,造成噪声裕量不断降低。这些变化使得电源噪声对链路的影响越来越严重,电子工程师们也将更多的注意力转向于电源分配网络(Power Distribution Network,PDN)和去耦网络的设计来抑制电源噪声,以保证电源的完整性以及链路系统的正常工作。越来越多的工程师通过误码率眼图和最坏眼图来衡量高速链路系统性能的优劣。而传统上获得眼图的方法是通过SPICE瞬态仿真大量的伪随机码,该方法需要耗费大量的时间,还有可能无法获得最坏眼图和误码率眼图。为此本文采用快速时域算法快速地得到全链路最坏眼图和误码率眼图,通过眼图的相关数据分析电源噪声对无源链路产生的影响,并对全链路的性能进行准确地评估。本文基于第四代双倍数据率同步动态随机存取存储器(Double Data Rate Synchronous Dynamic Random Access Memory 4,DDR4 SDRAM)的高速并行链路系统,深入剖析了PDN在整个链路工作中扮演的重要角色,然后分析了电源噪声对链路性能的影响,最后通过优化电源分配网络的去耦设计来改善电源噪声对DDR4传输信号的影响。首先结合最大峰值失真分析(Peak Distortion Analysis,PDA)算法来处理电源噪声和无源通道噪声快速得到全链路最坏眼图。为了有效快速的评估PDN的设计,本文提出了一种准确快速获得最坏电源噪声的方法。误码率眼图的实现过程是先计算通道噪声的概率分布,其次计算耦合进无源通道接收端的电源噪声概率分布,然后通过矢量拟合的方法验证该噪声是否符合正态分布,最后将通道噪声的概率分布与电源噪声的概率分布相卷积得到总的概率分布,再结合高低电平的逻辑门限得到全链路误码率眼图。本文在HSPICE中搭建链路仿真模型,MATLAB开发PDN_BER_TOOL软件,结合快速时域仿真技术,快速地得到最坏眼图和误码率眼图,分析并验证了电源噪声对链路通道的影响,合理地设计去耦网络抑制电源噪声来优化PDN性能。(本文来源于《西安电子科技大学》期刊2018-06-01）
龚剑,王子青,赵子润[6]（2018）在《磷化铟DHBT高速电路研制》一文中研究指出基于4英寸、截止频率f_T>150 GHz的1μm磷化铟异质结双极型晶体管(InP DHBT)工艺设计实现了逻辑门电路及采样跟随放大器(THA)电路。该采样跟随放大器(THA)为差分输入差分输出,包括输入缓冲电路,射极跟随开关和输出缓冲电路,具有高速度,高带宽的特点,经测试该THA电路单端输入单端输出带宽达到4GHz;或非门门延迟时间小于6ps。(本文来源于《2018年全国微波毫米波会议论文集(下册)》期刊2018-05-06）
雷佩,穆平安,徐德俊[7]（2018）在《高速电路设计中信号完整性的反射分析》一文中研究指出针对高速电路设计中信号完整性的问题,文中通过对高速电路中传输线等效电路的分析,从理论及计算角度给出了信号反射现象的形成原因。介绍了两类常用的抑制反射的端接方案,阐述了6种阻抗端接匹配方法消除反射的原理。通过Cadence公司的SpecctraQuest仿真工具对点对点信号传输网络进行了反射仿真,给出了在不同阻抗匹配方式下的仿真测试结果。结果表明,适当的阻抗匹配方式可以改善信号传输的反射现象。(本文来源于《电子科技》期刊2018年03期）
苏浩航[8]（2017）在《基于混合仿真对高速电路电源网络的优化设计》一文中研究指出随着遥感相机工作频率的提高,成像电子学系统中的电源噪声成为影响图像质量的一个重要的因素,过大的电源噪声会干扰所传输视频信号,并影响到成像的清晰度和系统噪声。传统设计方法仅通过"目标阻抗"来判断电源阻抗是否满足要求,缺少对电源噪声的准确分析,且该方法将电源/地网络(P/G网络)中的电流设定为负载最大电流,容易造成电源"过设计"的情况。为此,文章提出一种新型的电源设计方法,该法将信号分析和电源设计结合一体进行,通过建立混合仿真模型对电源噪声进行分析计算,该混合模型包含了信号的传输通道模型、P/G网络模型、器件封装模型,并将器件驱动端口翻转引起的电流变化以及信号产生的回流引入仿真模型中。通过仿真计算不仅可以得到电源的瞬态噪声,还能够根据计算结果进行降噪设计,有效的控制了P/G网络上噪声的变化,采用本方法可以有效控制去耦电容的添加数量,保证了电源完整性设计的有效性和可行性。(本文来源于《航天返回与遥感》期刊2017年05期）
张晴,倪涛,文亚凤,曾传滨,罗家俊[9]（2017）在《高速电路自隔离测试技术研究》一文中研究指出使用目前通用的测试方法测试多级触发器串联电路,当多个输出端口同时满负载开启时,会出现由测试机导致的异常大电流现象,在信号快速变化的上升沿与下降沿(或称信号跳变)引发信号传输的非预期效果,即逻辑"1"状态向下陷落或逻辑"0"状态向上抬高问题(以下简称"电源塌陷"或"地电平抬升"问题),并且出现逻辑电平瞬间起伏现象(以下简称"鼓包"现象),从而影响电路测试结果。针对此问题,本文提出了一种高速电路自隔离测试技术。该测试技术有效缓解了多输出端口同时开启导致的瞬间异常大电流现象,解决了异常大电流导致的交流参数测试不准确问题。(本文来源于《2017智能电网信息化建设研讨会论文集》期刊2017-07-01）
李扬[10]（2017）在《航天计算机研制中的高速电路仿真技术》一文中研究指出主要介绍了高速电路仿真技术在航天计算机研制中的应用,通过某航天计算机主板实际项目的设计和仿真,介绍了高速电路设计中信号完整性仿真的流程和方法;通过前仿真对设计的指导以及后仿真对设计的验证,详细描述了高速电路设计的流程,并提出高速电路设计应注意的问题。(本文来源于《微型机与应用》期刊2017年12期）
高速电路论文开题报告范文
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
随着信息化时代的到来,电子产品的出现是时代发展的必然结果,电子产品的出现一定会应用到高速电路,而高速电路设计的关键就在于信号的完整性,只有具备完整性的信号,才能实现高速电路设计的成功。可见,在高速电路的设计过程中,信号完整性问题是至关重要的。可以通过建立仿真模型,实现高速电路设计过程中关于信号完整性的监测,做到预防为主,及时修复等,避免了由于高速电路中存在的信号不完整或者信号受损造成的设备质量存在问题等等。本文首先阐述了有关高速电路信号完整性的概念,其次介绍了常见的信号完整性问题,最后介绍了高速电路信号仿真模型,其设计的实现和应用等等,以期减少高速电路信号完整性缺陷,实现高速电路系统的优化。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
高速电路论文参考文献
[1].王莎莎.高速电路PCB的EMC设计考虑[J].电脑编程技巧与维护.2019
[2].沈俊杰.高速电路信号完整性分析与设计[J].电子制作.2018
[3].徐研博,李尔平,王蒙军,郑宏兴.高速电路倒装互连结构的不连续性分析[J].微波学报.2018
[4].夏建强.高速电路电源分配网络的时域分析与设计[D].西安电子科技大学.2018
[5].鱼鹏.高速电路中PDN电源噪声分析及去耦网络设计[D].西安电子科技大学.2018
[6].龚剑,王子青,赵子润.磷化铟DHBT高速电路研制[C].2018年全国微波毫米波会议论文集(下册).2018
[7].雷佩,穆平安,徐德俊.高速电路设计中信号完整性的反射分析[J].电子科技.2018
[8].苏浩航.基于混合仿真对高速电路电源网络的优化设计[J].航天返回与遥感.2017
[9].张晴,倪涛,文亚凤,曾传滨,罗家俊.高速电路自隔离测试技术研究[C].2017智能电网信息化建设研讨会论文集.2017
[10].李扬.航天计算机研制中的高速电路仿真技术[J].微型机与应用.2017