导读:本文包含了片上系统论文开题报告文献综述、选题提纲参考文献，主要关键词:多核,系统,可编程,漏洞,波束,相控阵,游程。
片上系统论文文献综述写法
苏蛟,姚雨迎,刘元默,徐军[1]（2019）在《基于商用片上系统的小卫星能源管理单元设计》一文中研究指出能源管理单元是卫星供配电分系统实现智能化信息采集和控制管理的关键部件;受小卫星本身机、电、热设计约束,提出一种基于商用片上系统(System on Chip,SoC)的能源管理单元设计,以提高系统功能密度,降低系统功耗;通过详细的软件冗余保护策略以及系统级安全模式设计,保证在不降低系统的可靠性的条件下采用低成本商用器件实现;通过9颗轨道高度500KM～1 100KM卫星的在轨飞行验证表明,基于该设计的能源管理单元集成度高、功耗低,在轨稳定、可靠运行,相比于传统基于单片机/PROM的同等功能规模能源管理单元,重量和功耗分别降低75%和85.3%,适用于小卫星低成本、批量化快速生产。(本文来源于《计算机测量与控制》期刊2019年11期）
李杰,曹鹏飞,杨君[2]（2019）在《基于大数据技术的片上网络静态漏洞检测系统研究》一文中研究指出为减轻静态漏洞体对计算机片上网络造成的序列化运行危害,设计一种基于大数据技术的片上网络静态漏洞检测系统。利用Hadoop检测框架,定向规划片上网络漏洞处理模块、静态漏洞评估模块的物理运行位置,实现新型检测系统的硬件运行环境搭建。在此基础上,采集漏洞信息的入侵行为,并以此为标准编写大数据检测函数,在相关组织设备的促进下,构建片上网络的静态漏洞行为链,实现新型检测系统的软件运行环境搭建。结合基础硬件条件,完成基于大数据技术的片上网络静态漏洞检测系统研究。对比实验结果显示,与hook系统相比,应用新型漏洞检测系统后,计算机片上网络的平均容错率达到90%,单位时间内出现的漏洞总量不超过3.0×109TB,序列化运行危害得到有效缓解。(本文来源于《现代电子技术》期刊2019年21期）
芈小龙,李欣荣,于迪,徐洁芬,杨云[3]（2019）在《片上系统可靠性的虚拟化验证现状研究》一文中研究指出结合国内外片上系统可靠性的虚拟化验证现状,总结出了国内在该领域存在的主要问题和差距,并提出了相关的改进建议;分析梳理出了国外常见的虚拟化验证架构及思路,可为开展片上系统可靠性虚拟化验证工作的相关科研人员提供技术参考。(本文来源于《电子产品可靠性与环境试验》期刊2019年05期）
张聪,苏波,张宏飞,武亚雄,何敬锁[4]（2019）在《太赫兹片上系统中低温砷化镓薄膜光电导天线的研究（英文）》一文中研究指出太赫兹时域光谱技术是一种在太赫兹频段内,广泛应用的光谱测量技术。这种技术可以用于许多物质的频谱分析,对于研究化学、半导体与生物分子等领域有着无可比拟的作用。然而用该系统进行样品探测时,受回波的影响频谱分辨率较低;受太赫兹波光斑大小以及待测样品与电磁波相互作用距离长短的影响,样品消耗量较多,并且整个系统的占用空间较大,这些局限性都限制了太赫兹时域光谱系统的进一步发展。为了突破太赫兹时域光谱系统的局限性,设计了一种将太赫兹泵浦区、探测区和传输波导集成到一个硅片上的太赫兹片上系统,该系统不仅能够解决上述系统的局限性,还能够省去样品测量前的光路准直环节,使样品的测量过程更加简便,同时集成化的系统也很大程度上提高了太赫兹波传输的稳定性。在太赫兹片上系统中,泵浦区和探测区的光电导天线是由低温砷化镓和金属电极制成,由于受到太赫兹片上系统的高度集成化和低温砷化镓晶体生长条件的限制,如何制备出低温砷化镓半导体薄膜衬底,并将其转移与键合,是太赫兹片上系统研制过程中的关键环节。首先利用分子束外延(MBE)技术制备出由半绝缘砷化镓、砷化镓缓冲层、砷化铝牺牲层和低温砷化镓层构成的外延片,然后利用盐酸溶液与砷化铝和低温砷化镓反应速度差别较大的原理,将200 nm厚的AlAs牺牲层腐蚀掉,从而得到2μm厚的低温砷化镓薄膜。为了更加高效并且完整地得到低温砷化镓薄膜,研究了盐酸溶液在不同温度和不同浓度下与AlAs牺牲层的选择性腐蚀速率的关系。给出了低温砷化镓薄膜制备过程中盐酸的最佳体积比浓度和最佳温度,即在73℃下13.57%的盐酸溶液中进行砷化铝牺牲层的腐蚀。相比于已有工艺,这种腐蚀方法对实验设备的要求较低并且具有较高的安全性。最后,将单层低温砷化镓薄膜转移键合至硅片上,并制成光电导天线的结构。利用飞秒激光脉冲进行激发探测到太赫兹信号。由此说明,低温砷化镓薄膜的获取、转移与键合工艺能够满足芯片级太赫兹系统的制作要求,这为太赫兹片上系统的进一步研制打下了坚实的基础。(本文来源于《光谱学与光谱分析》期刊2019年10期）
贾兰[5]（2019）在《MOSIS基于新思科技IC Validator进行大型FinFET片上系统验证》一文中研究指出新思科技近日宣布,多项目晶元(MPW)供应商MOSIS已选择新思科技IC Validator工具进行物理验证。IC Validator功能齐全的物理验证解决方案,辅助以高度可扩展的引擎,助力MOSIS大大提高物理验证速度。MOSIS在Fin FET工艺技术设计中为全芯片设计规则检查(DRC)和版图对照原理图(LVS)部署了IC Validator。MOSIS联合总监James Whalen表示:"MOSIS提供MPW设计,为用户加快生产速度并降低成本。我们需要一种高效的物理验证解决方案,以确保设计流片的准时交付。IC Validator使我们的工程师具备满足生产力和性能要求的各项功能,按时完成工作。"(本文来源于《计算机与网络》期刊2019年15期）
嵇达龙[6]（2019）在《基于ZYNQ片上系统的行人检测算法研究》一文中研究指出人工智能的飞速发展,掀起了无人驾驶、智能监控、人机交互的研究热潮。行人检测技术因与其密切相关,因此得到了广泛关注。传统实时的行人检测算法通常是在PC机上实现。随着近几年嵌入式平台性能的提升,特别是基于ARM和FPGA的多核片上系统的出现,因其在功耗、体积、成本和实时性上有着诸多优势,进而推动了基于片上系统的行人检测技术的深入研究和广泛应用。基于ARM等单一平台的片上系统(System on Chip,SoC),接口灵活,开发方便,但是处理速度较慢;基于FPGA平台的片上系统,并行计算能力强,速度快,但是开发周期长。针对上述平台的不足,Xilinx公司开发了一种集成ARM和FPGA的ZYNQ-7000片上系统,使其兼具了以上二者的优越特性。本文在深入研究了行人检测算法的基础上,结合ZYNQ平台的硬件特性,提出了一种融合方向梯度直方图(Histogram of Oriented Gradients,HOG)特征和自适应增强(Adaptive Boosting,AdaBoost)的行人检测算法的片上系统设计方案,并进行了工程实现。主要的研究内容如下:(1)行人检测片上系统的硬件方案设计论文深入研究了ZYNQ硬件平台的特性,探讨了该平台在图像处理方面的加速技术。围绕硬件的特性,对比分析行人检测中不同特征提取和分类算法在硬件加速、资源利用、检测率和实时性上的优缺点,提出了基于HOG+AdaBoost的行人检测片上系统的设计方案。利用软硬件结合的设计思想,对算法进行软硬件划分,将算法中计算复杂、耗时较高的特征提取和分类识别移植到FPGA进行加速,将图像读取、显示和控制流程分配给操作灵活的ARM部分。(2)算法的硬件优化针对HOG特征梯度角度值和归一化计算复杂的问题,结合硬件的特性提出了一种改进方法。采用问题等价和近似拟合的方法,将原本复杂的运算过程转化为简单的组合逻辑运算,提高了计算速度,降低了资源消耗。(3)行人检测算法流水线技术的并发处理针对传统串行结构实现行人检测算法实时性差的问题,对行人检测算法的硬件结构提出了一种改进方法。将HOG特征提取算法分割成多个子模块,应用流水线技术,在无需缓存完整图像信息的情况下,实现了各个模块的并发处理,大大提高了检测速度,有效降低了硬件资源的消耗。实验结果表明,本文提出的行人检测算法硬件实现方案,取得了与传统实现方案基本相当的检测性能,但是检测速度大幅提升;相比于与ARM实现方式,检测速度提高了9.6倍,检测单张320×240的图像只需要17ms,完全满足实时性的要求。(本文来源于《江苏科技大学》期刊2019-06-06）
杨东华,蔡委哲,王志祥,刘楠[7]（2019）在《基于片上系统+FPGA的航管雷达终端综合记录系统设计》一文中研究指出针对航管雷达终端对显示画面、雷达视频、监控视频、台位语音、航迹数据、操控数据等信息的综合记录需求,对各类数据的特征和应用场景进行了研究,采用了以集成ARM A9处理器和视频编解码引擎的片上系统(System On Chip,SOC)为主,高性能FPGA为辅的综合记录系统架构,高速、高集成度电路设计方法和模块化、并行化的软件设计方法,高效、灵活的音视频压缩算法,实现了一种基于SOC+FPGA的航管雷达终端综合记录系统;解决了现有记录系统数据记录信息不完整、记录时长短、设备量大等问题;经实际产品测试,该综合记录系统满足了航管雷达终端记录的各项功能、性能指标,具备产品推广应用的条件。(本文来源于《计算机测量与控制》期刊2019年05期）
李世清[8]（2019）在《针对CPU-FPGA异构多核片上系统的自动化数据布局研究》一文中研究指出随着深度学习与大数据应用的兴起,传统的基于CPU的架构已经难以满足这些新型应用的计算要求。对此,工业界与学术界开始使用硬件加速器来弥补传统CPU架构的弊端。FPGA凭借其高能效比以及灵活的动态可重构功能(dynamic reconfiguration)得到了越来越多的关注。然而,传统的基于FPGA的设计往往需要花费大量的时间并且调试难度很大。随着FPGA的不断发展,高级综合(High Level Synthesis,HLS)工具得到了极其广泛的应用,其有效地解决了FPGA设计难于实现的问题。高级综合工具将CC++等高级语言自动转换为相对应的硬件描述语言模块,大大减少了设计实现基于FPGA的系统应用的难度,特别是针对大量的软件工程师而言。同时,高级综合工具提供了许多优化技术以便于系统设计者针对包括硬件资源消耗,性能,功耗等在内的不同优化目标进行系统优化。此外,不同于以往基于CPU的系统架构,异构系统中的存储子系统通常要复杂的多。具体而言,纯CPU系统架构下的存储体系一般由多级Cache与主存构成。而针对异构系统来说,有着软件可控的便笺式存储器(Scratchpad Memory,SPM)以及CPU端与加速器端均可访问的共享Cache。这些存储体系各具特点,对其进行合理地利用对提高整个系统性能有着重要的作用。针对CPU-FPGA异构多核片上系统.(Heterogeneous Multiprocessor system-on-chip,HMPSoC)而言,片上存储资源极其有限。因此,对其进行合理地利用尤为重要。然而当今最先进的高级综合工具都依赖于系统设计者人工决定复杂存储体系下的数据布局。在这篇论文中,我们提出了一个可以与商业化工具Vivado HLS无缝结合的自动化的数据布局框架。首先,我们基于Zedboard异构多核片上系统设计了一系列微测试程序来测量各种类型的访存延迟,如Cache命中,Cache miss,或者直接访问主存等。基于对上述存储子系统模型中数据的分析,我们得出了一些不同于传统CPU架构环境的结论:如Cache所发挥的作用没有传统环境下的那么大;针对突发模式访存来说,其访存延迟与存储资源的选择基本没有关系。因此基于这些结论,我们发现基于频率与局部性的,针对传统的CPU架构的数据布局策略直接应用于CPU-FPGA异构多核片上系统上所取得的性能并不理想。依赖于我们的存储延迟分析模型并结合LLVM编译框架,我们提出了一个基于整数线性规划(Integer linear programming,ILP)的自动化数据布局框架来决定了每一个数组对象应该经由以下哪种存储被访问:片上块存储(Block RAM,BRAM),CPU-FPGA共享的第二级存储(Level 2 Cache,L2 Cache)或者直接访问双倍速率(Double Date Rate,DDR)存储器。此外,我们设计了一个基于贪心策略的基准算法来进行比较,在Zedboard平台上得到的实验结果表明相较于基准算法,我们所提出的策略有1.39X的性能加速比。(本文来源于《山东大学》期刊2019-05-20）
李鹏,王剑,曾露,王焕东[9]（2019）在《多核片上系统主控式内存控制器预取》一文中研究指出本文提出了一种多核片上系统(MPSoC)主控式内存控制器预取方法来解决多IP核导致内存控制器端预取资源竞争的问题。该方法综合考虑了不同访存流预取的及时性和访存冲突性,将预取数据及时性差的访存流进行过滤,使之在stream buffer资源紧张的情况下不占用流缓冲空间,同时利用流缓冲地址记录表使得存在冲突的访存流优先使用stream buffer,进一步降低了访存冲突的概率。实验表明,该方法可以提升近20%的最大访存带宽,而对带宽需求小的访存IP核可以降低60%左右的访存延迟。(本文来源于《高技术通讯》期刊2019年05期）
黄媛,赵岩,胡岸勇,苗俊刚[10]（2019）在《基于Zynq-7000片上系统的多通道移相控制器设计》一文中研究指出针对相控阵成像系统中由于接收单元通道数目增多带来的移相控制结构复杂的问题,以片上系统芯片Zynq-7000为平台设计了一种多通道移相控制器。在Zynq-7000的处理系统部分移植linux操作系统,通过以太网实现移相控制器与上位机的通信,完成相位数据和系统相关配置信息的传输;在可编程逻辑部分设计电压控制模块,完成对子阵单元16路移相器通道工作电压的配置输出和同步相位调节,实现成像系统对一定近场区域范围的波束合成与波束扫描。该方案简化了接口设计和整体硬件结构,具有小型化、低功耗的优势。(本文来源于《仪表技术与传感器》期刊2019年05期）
片上系统论文开题报告范文
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
为减轻静态漏洞体对计算机片上网络造成的序列化运行危害,设计一种基于大数据技术的片上网络静态漏洞检测系统。利用Hadoop检测框架,定向规划片上网络漏洞处理模块、静态漏洞评估模块的物理运行位置,实现新型检测系统的硬件运行环境搭建。在此基础上,采集漏洞信息的入侵行为,并以此为标准编写大数据检测函数,在相关组织设备的促进下,构建片上网络的静态漏洞行为链,实现新型检测系统的软件运行环境搭建。结合基础硬件条件,完成基于大数据技术的片上网络静态漏洞检测系统研究。对比实验结果显示,与hook系统相比,应用新型漏洞检测系统后,计算机片上网络的平均容错率达到90%,单位时间内出现的漏洞总量不超过3.0×109TB,序列化运行危害得到有效缓解。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
片上系统论文参考文献
[1].苏蛟,姚雨迎,刘元默,徐军.基于商用片上系统的小卫星能源管理单元设计[J].计算机测量与控制.2019
[2].李杰,曹鹏飞,杨君.基于大数据技术的片上网络静态漏洞检测系统研究[J].现代电子技术.2019
[3].芈小龙,李欣荣,于迪,徐洁芬,杨云.片上系统可靠性的虚拟化验证现状研究[J].电子产品可靠性与环境试验.2019
[4].张聪,苏波,张宏飞,武亚雄,何敬锁.太赫兹片上系统中低温砷化镓薄膜光电导天线的研究（英文）[J].光谱学与光谱分析.2019
[5].贾兰.MOSIS基于新思科技ICValidator进行大型FinFET片上系统验证[J].计算机与网络.2019
[6].嵇达龙.基于ZYNQ片上系统的行人检测算法研究[D].江苏科技大学.2019
[7].杨东华,蔡委哲,王志祥,刘楠.基于片上系统+FPGA的航管雷达终端综合记录系统设计[J].计算机测量与控制.2019
[8].李世清.针对CPU-FPGA异构多核片上系统的自动化数据布局研究[D].山东大学.2019
[9].李鹏,王剑,曾露,王焕东.多核片上系统主控式内存控制器预取[J].高技术通讯.2019
[10].黄媛,赵岩,胡岸勇,苗俊刚.基于Zynq-7000片上系统的多通道移相控制器设计[J].仪表技术与传感器.2019