导读:本文包含了多码率论文开题报告文献综述、选题提纲参考文献及外文文献翻译，主要关键词:奇偶,算法,低密度,编码器,校验码,可编程,门阵列。
多码率论文文献综述
张帆[1]（2019）在《多码长多码率兼容的LDPC编码器实现方法》一文中研究指出针对深空测控、中低速数传系统中多码长、多码率通信信道编码应用需求,提出了一种低密度奇偶校验(low-densityparity-check,LDPC)编码器实现方法。通过有规律布局生成矩阵存储位置,显着地提高了RAM资源利用率;在满足航天测控、中低速数传最大带宽不超过20MHz吞要求下,采用分时复用单编码器,成倍降低单编码器个数,显着降低逻辑资源;通过重构单编码器,可以灵活实现131.1-B-2规定的10种LDPC编码器。在型号为EP2S180F1508I的现场可编程门阵列(Field-Programmable Gate Array,FPGA)上验证了该方法。结果表明:与不采用本兼容设计方法相比,查找表(Look-Up-Table,LUT),触发器(Register,Reg),存储器(Random Access Memory,RAM)资源分别降低了3.9,4.4,5.1倍。该文提供的LDPC编码器方法在深空测控、中低速数传应用中具有很高的价值。(本文来源于《电子质量》期刊2019年09期）
袁建国,郑德猛,蹇红,刘力塽,王晓蓉[2]（2018）在《一种利用大衍数列构造多码率原模图QC-LDPC码的方法》一文中研究指出针对准循环低密度奇偶校验(Quasi-Cyclic Low-Density Parity-Check,QC-LDPC)码存在码长码率不能灵活选择的问题,提出了一种基于大衍数列构造多码率的原模图QC-LDPC码的新颖方法,该方法利用计算机搜索算法得到原模图基矩阵,然后基于大衍数列的循环移位矩阵对原模图基矩阵进行循环扩展,以此得到校验矩阵。该方法构造的校验矩阵围长至少为6,只需要简单的移位寄存器就可以实现编码,并且具有良好的纠错性能。仿真结果表明,在误码率(Bit Error Rate,BER)为10~(-6)时,所构造的码率为0.5的P-DY-QC-LDPC(4000,2000)码和码率为0.75的P-DY-QC-LDPC(4000,3000)码与同码率近似码长的其他码型相比较,其净编码增益均有一定提高。(本文来源于《半导体光电》期刊2018年03期）
张佩文[3]（2018）在《CCSDS的多码率信道编译码关键技术设计与验证》一文中研究指出信道编码是深空通信中关键技术之一,其中LDPC码是近几年推荐的码字之一。本文针对美国空间数据系统咨询委员会(CCSDS)推荐的深空LDPC码,设计一种支持1/2、2/3、4/5码率的多码率LDPC编译码器。在保证较高的吞吐率和译码性能前提下,实现的多码率编译码器相对于单码率译码总体资源降低了50%。主要研究内容如下:第一,介绍深空LDPC码的码字结构。首先概括LDPC码的叁种表示方式以及LDPC码基本分类,其次介绍了不同码率和码长的深空LDPC码字构成方式,最后总结了LDPC编码技术和译码技术的发展过程。第二,多码率LDPC编码器设计。分析生成矩阵编码方法和校验矩阵编码方法的各自实现复杂度,并根据本码字生成矩阵具有准循环特点,采用基于生成矩阵编码方法实现复杂度最低;采用反馈移位寄存的编码方式,给出多码率LDPC编码器的设计方案,并给出方案的总体结构和功能划分。通过共用同一编码结构和优化生成矩阵存储等方式,多码率编码器相对于单码率编码器吞吐率不变,而寄存器使用量降低了44%。第叁,多码率LDPC译码器设计。通过算法仿真,选择合适修正因子的修正最小和译码算法性能优于最小和算法0.5dB,次于对数域置信传播算法不到0.2dB,而对数域置信传播算法计算复杂度大且实现困难,所以选择性能损失小和实现复杂度低的修正最小和算法;给出多码率LDPC译码器的设计方案,并给出方案的总体结构和功能划分。设计一组适用于叁种码率的变量节点处理和校验节点处理模块,并在矩阵存储和节点信息缓存问题上给出了有效的解决方案,最终实现的译码器总体资源使用量相对于单码率译码器节省了50%左右。第四,多码率编码器和译码器性能验证。给出具体测试方案,在硬件平台上进行性能测试,测试的多码率译码器和单码率译码器性能一致,而相对于仿真性能,硬件实现的译码器性能损失在0.1dB范围以内。论文设计实现的多码率编译码器,能够实现CCSDS深空LDPC码中叁种码率的编译码工作,且具有低实现复杂度和优异的译码性能,对CCSDS标准中的深空码字在实际应用中提供一定的参考价值。(本文来源于《电子科技大学》期刊2018-04-22）
郑润,甄国涌,刘东海,郭慧玉[4]（2018）在《基于PCM的长线多码率高速信号接收系统设计》一文中研究指出为了改善传统遥测系统中遥测信号传输距离短、传输速率单一的问题,设计了基于PCM长线高速多码率接收系统。采用可编程逻辑器件FPGA作为遥测PCM解调器,在其内部逻辑时序的控制下完成对信号的解码。解码后的数据通过PCI总线接口将数据上传至计算机进行数据分析,绘图;或者记录至存储器内,进行数据的回收和回读。其传输距离大于60 m,极限距离为200 m,电缆为双绞线,接收信号为两种不同码率的PCM数据。经过相关参数的测试,结果表明该系统传输稳定,接收数据准确,具有抗干扰能力,到达预期目标。(本文来源于《电子器件》期刊2018年02期）
江新远[5]（2018）在《多码率QC-LDPC码研究与FPGA实现》一文中研究指出低密度奇偶校验(Low Density Parity Check,LDPC)码是一类纠错性能逼近香农限的好码,也是当今信道编码领域的研究热点之一。准循环LDPC(Quasi Cyclic-LDPC,QC-LDPC)码是一种通过对基础矩阵中每个元素进行循环置换扩展得到的一种结构性LDPC码,具有实现复杂度低、码字构造灵活等优点,因此在IEEE 802.11n标准、5G增强移动宽带场景等领域中广泛应用。随着IEEE 802.11n标准的普及,设计并实现吞吐率更高的QC-LDPC编码器是未来发展方向之一。另外,随着4G的广泛应用以及5G新纪元的到来,用户对微波通信系统传输速率的需求与日俱增,相比于提高系统的调制阶数与带宽,设计码率更高的纠错码是提升现有微波通信系统有效数据吞吐率的首选方式。论文围绕以上两个问题展开研究,主要工作包括:首先,研究IEEE 802.11n标准的实用LDPC编码器。考虑到现有技术成果中,全并行编码器资源占用过高而串行编码器吞吐率较低等问题,进一步研究并提出了一种改进型双路并行编码器。与串行编码器结构相比,改进型编码器在增加少量资源消耗的前提下,将数据吞吐率提升了20%以上。其次,研究高码率QC-LDPC码的设计,对微波回程链路中纠错码码率进行了需求分析从而确定本次设计的QC-LDPC码率为0.92以上;随后分析了叁种LDPC码常用设计方法的优缺点,最终选用阵列QC-LDPC码构造法设计了一种码率为0.921的LDPC码,仿真表明本次设计的LDPC码具有良好的误码特性。最后,基于VHDL语言对高码率QC-LDPC码的编译码器进行FPGA实现,并使用Modelsim、Vivado软件完成了代码仿真与综合,综合结果表明FPGA实现方案资源占用低,最大支持时钟速率达314.7MHz,吞吐率达321.4Mbps。随后基于KC705开发板对编译码器完成了下载测试,结果表明编译码器功能正确,在实际工程中具有可应用性,达到了预期的设计要求。(本文来源于《西安电子科技大学》期刊2018-04-01）
周娣[6]（2018）在《多码率多码长LDPC码的译码算法研究与实现》一文中研究指出低密度奇偶校验码(Low Density Parity Check,LDPC)是一类接近香农极限的线性分组码,其校验矩阵具有稀疏性,能够克服分组码在码长较长时面临的巨大译码计算量,有利于在硬件上实现。近年来,LDPC码一直是学术界的研究热点,其应用领域也较为广泛,例如无线局域网、移动通信系统、卫星通信、深空探测、卫星数字视频广播等。国际空间数据系统咨询委员会(Consultative Committee for Space Data Systems,CCSDS)针对航天遥测链路中通信距离远、数据帧较长、空间传播损耗较大、接收信噪比低以及可用信道带宽较宽的特点,推荐了多个码率多个码长的LDPC码。论文围绕CCSDS推荐的LDPC码译码算法展开,重点研究多码率多码长LDPC码的译码算法及其硬件实现。主要的研究内容如下:(1)介绍了LDPC码的基本原理,重点研究了LDPC码常用的两种译码方法,同时介绍了CCSDS推荐的遥测LDPC码。(2)针对CCSDS遥测链路中LDPC码码长较长、译码计算量较大、常规译码收敛慢等问题,提出了适用于CCSDS遥测LDPC码的分层偏移最小和译码(LOMS)算法,该算法将标准中的LDPC码校验矩阵进行分层,把最小和(Min-Sum)算法中高估的信息幅度减去一定的偏置进行补偿,补偿后的信息值与0进行比较求得最大值,并在层与层之间及时传递信息,有效改善了译码性能。分析与仿真结果表明,LOMS算法的译码复杂度远小于理想的LLR BP译码算法,前者的译码收敛速度是后者的两倍,而译码性能仅有约0.1dB损失。(3)针对CCSDS推荐的多码长多码率遥测LDPC码,在部分并行译码结构的基础上,引入分层处理减少迭代次数,设计了一种基于分层偏移最小和译码算法的译码结构,并给出了信息存储、数据选择、减法器、校验节点处理、变量节点处理及译码时序控制等模块的详细设计方案。(4)在FPGA上实现了译码器,分析了译码器的资源消耗,最后搭建测试平台测试了译码器的实际性能。测试结果表明,所设计的分层译码器的实际性能非常接近理论仿真结果,证明设计的译码器是可行的和正确的。(本文来源于《重庆大学》期刊2018-04-01）
李佳玲[7]（2018）在《任意大围长多码率LDPC码的构造算法研究与设计》一文中研究指出低密度奇偶校验码(Low-Density Parity-Check Codes,简称LDPC码)是一种非常先进的信道编码技术,因其纠错性能逼近香农限,以及具有译码复杂度低、可并行译码以及译码错误可检测等特性,成为了信道编码理论界新的热门研究。准循环低密度奇偶校验码(QuasiCyclic Low-Density Parity-Check Codes,简称QC-LDPC码)是LDPC码的一个重要子类,它的校验矩阵具有准循环结构,该特征使得LDPC码的编译码复杂度可以变得更低。LDPC码的研究目前主要在于分析译码算法的性能、改进及提出新的编码方法、优化码的构造算法等,LDPC码方面的研究在研究人员的努力下取得了许多进展,但是依然有很多问题需要进行进一步的研究。比如在构造LDPC码的校验矩阵方面,尽管在最优LDPC码的构造方法上有了些许进展,但仍未找到方法来系统地构造性能优异的LDPC码,尤其是在有限的码字长度,以及特定码率值下,构造性能优异的LDPC码是有一定难度的。本论文系统地分析和总结了LDPC码基于图模型的编译码思想,结合图论原理研究了大围长LDPC码的校验矩阵构造方法,并进一步设计了具有任意大围长的多码率LDPC码的构造算法,本论文的主要创新点如下:1)基于图论中一种名为“(+1,8)-摩尔图”的二部图,构造一种围长大于等于8的准循环LDPC码的校验矩阵,通过列分解方法优化准循环LDPC码的奇偶校验矩阵。构造出该算法下的奇偶校验矩阵后,通过优化方法得到码率不同,码长不同的QC-LDPC码。采用对数域译码算法后,将译码性能与802.16e标准的码以及其他权威论文提出的LDPC码的性能相比,仿真结果表明,在加性高斯白噪声信道下,基于摩尔图构造的LDPC码的性能,在经过优化方法改进后,性能比两篇参考文献中的码的性能都要好。2)提出一种新的基于图论的任意大围长LDPC码的构造方法,并且结合计算LDPC码的围长的算法,证实了基于该方法设计的LDPC码的围长与理论值是符合的。通过分析所提出的LDPC码的校验矩阵结构,进一步证实基于新构造方法的LDPC码的校验矩阵具有准循环结构,并且基于新的译码算法,提出解决该LDPC码的Tanner图出现不连接情况时的方法。最后通过仿真实验结果分析该LDPC码的性能,实验结果表明,在加性高斯白噪声信道下,新LDPC码的性能优于其他论文已经提出的,同等条件下的其它LDPC码。3)结合矩阵拼接的概念,从理论上解决了所提出的新LDPC码的不连接问题,并结合多边译码器解决了拼接后矩阵围长变小的问题,有效地消除了短环。在加性高斯白噪声信道下,仿真结果表明,矩阵拼接及多边译码算法可以解决拼接后矩阵拥有更多短环的问题,可以获得性能优异的LDPC码。最后,总结了本篇论文所完成的工作,以及本篇论文中的创新点对构造大围长LDPC码方面的研究所作出的贡献,也指出了一些需要改进的地方和需要继续深入研究的问题。(本文来源于《东华大学》期刊2018-01-18）
张书晨[8]（2017）在《基于多码率视频点播服务的高效HLS媒体服务器的研究》一文中研究指出社交媒体和移动服务的增长以及客户端设备的多样性大大增加了媒体服务器的存储成本和网络流量。针对多码率视频点播服务(VOD)提出了一个能耗低、存储高效的HTTP直播流媒体服务器(HLS)。该媒体服务器考查用户的视频模式,利用实时转码提供高效的存储空间管理。实验结果表明,与之前的HLS服务器相比,文中提出的服务器存储效率更高。当用户请求的媒体质量的分布是正态分布时,该HLS服务器能减少25%的存储空间;当分布是帕累托分布时,存储空间能减少30%。提高存储效率同样也会提高功率效率,此HLS服务器的功耗能降低9.9%。(本文来源于《微型机与应用》期刊2017年23期）
林武[9]（2017）在《多码率LDPC译码器的FPGA设计和实现》一文中研究指出低密度奇偶校验码(LDPC)因其具有逼近香农限的纠错性能和相对较低的译码时延,因而被大多数通信系统采用为信道编码的实现方案。随着3GPP组织确定将LDPC码作为5G中移动宽带增强场景业务数据的长码块编码方案,对于LDPC译码器的应用研究进入了一个新的阶段。而随着LDPC码的应用领域越来越广泛,单一码率的译码器已经不能满足常规通信系统的性能要求,为了适应信道的变化,达到最佳的传输效果,译码器往往需要支持多种码率的LDPC码。因此设计和实现高吞吐量和低硬件复杂度,而且支持多种码率的LDPC译码器是将LDPC码推向实用化的一个研究重点。本文采用WiGig标准的四种码率的LDPC码型,码长为672,码率分别为1/2,5/8,3/4,13/16,主要研究了多码率LDPC译码器的FPGA逻辑设计和验证实现,主要的工作和创新点如下:1、分析了译码器设计中译码算法的修正因子和最大迭代次数对译码器性能的影响,并通过实验的方法选择了最优的参数。2、针对经典的最小值次小值比较模块存在灵活性差,资源消耗较高的缺点,设计了一种基于冒泡结构的比较模块,可以匹配不同度分布的比较计算,能有效减少硬件资源的占用。3、设计了译码器的各个子模块,可匹配于多个校验矩阵和多种不同校验节点的度分布的译码运算,优化了译码器的结构。同时完成了各子模块和整体译码器的功能仿真。4、基于实验室现有的硬件环境,搭建了完整的软硬件仿真和验证平台,完成了整个系统的验证。验证结果表明,本设计占用较少的硬件资源消耗,而且具有较高的译码吞吐量,有较高的实用价值。(本文来源于《厦门大学》期刊2017-04-01）
葛广君,殷柳国[10]（2016）在《卫星高速数传系统多码率融合LDPC编码器设计》一文中研究指出针对卫星高速数传系统的高增益、多码率、高可靠性通信编码应用需求,提出了一种低密度奇偶校验(LDPC)码组的低实现复杂度、高速的编码器设计实现方案,通过高效复用不同码率和不同扩展因子的编码硬件资源,并采用低存储和局部叁模冗余设计,有效降低了多码率高速LDPC编码器的整体硬件规模并显着提升了编码速率和可靠性。现场可编程门阵列(FPGA)实现结果表明:该方法设计的融合28种码字的航天加固编码器可基于单片Xilinx XC2V3000FPGA芯片实现,最高编码速率可达3.2Gb/s;其触发器、查找表和存储器资源与已有方案相比,分别降低了24.5%、34.4%和11.1%。该编码器设计方案在当前及未来的卫星数传系统中具有较高应用价值。(本文来源于《清华大学学报(自然科学版)》期刊2016年06期）
多码率论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
针对准循环低密度奇偶校验(Quasi-Cyclic Low-Density Parity-Check,QC-LDPC)码存在码长码率不能灵活选择的问题,提出了一种基于大衍数列构造多码率的原模图QC-LDPC码的新颖方法,该方法利用计算机搜索算法得到原模图基矩阵,然后基于大衍数列的循环移位矩阵对原模图基矩阵进行循环扩展,以此得到校验矩阵。该方法构造的校验矩阵围长至少为6,只需要简单的移位寄存器就可以实现编码,并且具有良好的纠错性能。仿真结果表明,在误码率(Bit Error Rate,BER)为10~(-6)时,所构造的码率为0.5的P-DY-QC-LDPC(4000,2000)码和码率为0.75的P-DY-QC-LDPC(4000,3000)码与同码率近似码长的其他码型相比较,其净编码增益均有一定提高。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
多码率论文参考文献
[1].张帆.多码长多码率兼容的LDPC编码器实现方法[J].电子质量.2019
[2].袁建国,郑德猛,蹇红,刘力塽,王晓蓉.一种利用大衍数列构造多码率原模图QC-LDPC码的方法[J].半导体光电.2018
[3].张佩文.CCSDS的多码率信道编译码关键技术设计与验证[D].电子科技大学.2018
[4].郑润,甄国涌,刘东海,郭慧玉.基于PCM的长线多码率高速信号接收系统设计[J].电子器件.2018
[5].江新远.多码率QC-LDPC码研究与FPGA实现[D].西安电子科技大学.2018
[6].周娣.多码率多码长LDPC码的译码算法研究与实现[D].重庆大学.2018
[7].李佳玲.任意大围长多码率LDPC码的构造算法研究与设计[D].东华大学.2018
[8].张书晨.基于多码率视频点播服务的高效HLS媒体服务器的研究[J].微型机与应用.2017
[9].林武.多码率LDPC译码器的FPGA设计和实现[D].厦门大学.2017
[10].葛广君,殷柳国.卫星高速数传系统多码率融合LDPC编码器设计[J].清华大学学报(自然科学版).2016
论文知识图
