导读:本文包含了无线收发机论文开题报告文献综述、选题提纲参考文献及外文文献翻译，主要关键词:收发,射频,基带,低功耗,放大器,混频器,分频器。
无线收发机论文文献综述
严旭东[1]（2018）在《基于AD936X的无线收发机设计与实现》一文中研究指出随着无线通信技术的不断发展,人们对信息传输的时效性和通信设备的便携性提出了更高的要求。现有的无线通信设备对传输信道敏感且传输距离有限,因此,研究性能突出且功耗低、体积小的无线收发系统成为现阶段的重点业务。软件无线电技术因其高度的灵活性和开放性,弥补了传统通信系统在集成度、性能和可重复编程上的不足,为无线通信技术的发展提供了新思路。随着大规模集成电路的发展,现场可编程门阵列(FPGA)搭配射频收发器的设计为无线通信系统提供了一个灵活便捷的解决方案。作为ADI公司推出的一系列高性能射频收发器,AD936X不仅能够实现射频信号的高速收发,还大大缩小了射频收发组件的体积。因此设计一套基于AD936X的无线收发机对实现具备高集成度、高性能、软件可配置等特性的无线通信系统具有非常重要的推动作用。本文研究的内容是基于AD936X的无线收发机设计与实现。论文首先从理论上研究了无线收发机的结构,对数字基带部分的设计原理进行详细的分析和推导,包括QPSK的调制解调、直接序列扩频和解扩、多天线分集接收等,并进一步阐述了载波同步和伪码同步的基本原理。其次,对收发机的基带部分做了整体设计,在数据发送模块,原始数据经过扩频处理后,极大地提高了传输过程中的抗干扰能力。此外论文还介绍了产生伪随机序列的设计思路,并分析了两种PN码发生器的设计方法及适用范围。为降低扩频后数据信息之间的码间干扰,提高传输的信噪比,还需设计合适的成型滤波器来滤除高频分量和噪声。在数据接收端,通过对载波同步的锁相环路分析,采用了一种零中频的锁频锁相环路,它能够很好地解决锁相环路收敛速度与锁定后环路相位跟踪精度之间的矛盾。伪码同步则是利用伪码序列的自相关特性,实现伪码的捕获和跟踪过程。在完成数字基带部分的设计后,论文对射频收发器AD936X进行配置,其过程主要分为叁个阶段:第一,设计AD936X配置参数,生成配置文件;第二,通过SPI完成FPGA与AD936X之间控制数据的交互;第叁,通过并行数据端口完成FPGA与AD936X之间的信息数据传输。最后,搭建硬件平台并建立一个单天线发送四天线接收的无线收发机,继而验证系统的正确性并比较在四天线接收与单天线接收时的传输误码率。通过比较表明,随着发送端功率衰减值的增加,接收信号的信噪比逐渐减小,采用了最大比合并的接收信号比单天线接收信号在误码率上的优势逐渐明显。综上,对基于AD936X的无线收发机原理进行分析,并在Vivado软件上对方案进行设计与仿真,再进行硬件调试并测试传输性能,结果表明无线收发机可以达到预期要求,实现高速率数据传输,这对今后无线收发机的进一步研究有重要的意义。(本文来源于《西安电子科技大学》期刊2018-06-01）
张才志[2]（2018）在《应用于无线收发机的有源复数滤波器研究》一文中研究指出随着物联网技术的兴起,我们身边涌现了大量的无线终端以及许多应用系统,如智能家居、自动抄表、喷灌系统、照明系统、气象监测、无人机、无线体域网、汽车无钥匙进入系统等。可以想象在不久的未来会出现更多的无线设备连接至云端。在物联网系统设计中,实现信息收集和传递的部分叫作无线传感网络(Wireless Sensor Network,WSN)节点。其是由众多分布在终端或监测区的低功耗、低成本的小型传感无线收发装置组成,并由相应的无线通讯标准(蓝牙、Zigbee等)形成一个能够自组织的网络系统。整个系统对功耗和集成度的要求比较高。因此研究低功耗、高集成度的射频无线收发芯片对整个物联网系统具有重大意义。滤波器作为射频无线收发芯片的重要组成部分,其性能严重影响系统的整体性能。本文对当前主流的无线收发机架构进行了简单介绍,对比其优缺点。其中详细的介绍了使用较广的低中频接收机。复数滤波器是低中频接收机中的重要模块,为其解决了镜像信号干扰的问题并实现信号选通。针对应用系统中对低功耗、低成本的要求,对比分析了常用的复数滤波器特性并提出了一种新型的RC复数滤波器结构。通过传输函数的推导进而进行系统优化,提高电流效率,减少滤波器中运放使用个数,进而降低电流消耗。运放使用主从控制结构,保证线性区工作的尾电流的恒流性,在保证共模抑制比同时具有低工作电源电压。设计中通过降低降低工作电压和减小消耗电流,降低了功耗同时也减小芯片面积。为降低滤波器会因为工艺、电压等的偏差及温度的改变会产生的误差,文中对滤波器设计了校准电路模块,通过RC时间常数的校准,校正滤波器的频率特性。本文设计的滤波器在GSMC0.13μm工艺下利用Cadence平台中spectre仿真工具进行仿真,得到滤波器中心频率为500KHz,3dB带宽为270KHz;中心频率处镜像抑制比达到42.92dB;在中心频率处的增益达到10.72dB;通带内纹波为0.454dB。滤波器的工作电压为0.7V,整体功率消耗为0.54mW。满足了无线传感网络对滤波器的设计要求。最后对整个有源复数滤波器的研究进行了总结,并在已有的设计工作上展望了未来的设计。(本文来源于《电子科技大学》期刊2018-03-01）
郭衍束[3]（2017）在《低功耗短距无线收发机关键技术研究》一文中研究指出短距无线通讯网络的广泛运用,为无线收发机芯片带来了巨大的市场潜力。在通讯网关和无线节点之间,对于典型应用场景,发射机长时间工作最大限度传输传感器采集的数据,接收机短时工作接收配置信息。非对称的运作特点,给发射机和接收机分别提出了高发射速率、极低功耗和高效费比的要求。传统结构的无线收发机受限于已有架构的固化,很难突破原有瓶颈。通常情形下,无线节点由电池供电带来的有限能耗问题,更加剧了解决这一问题的迫切程度。本论文以此为出发点,在已有低功耗技术的基础之上,提出了两种高发射速率、低功耗的新型发射机架构,并设计实现了一种高效费比接收机。首先,基于1bitΣΔ调制器和植入式FIR滤波器技术,提出一种新型发射机架构。该架构省去传统发射机中的DAC、LPF和Mixer等模块,直接在开关模DPA阵列上实现信号调制和放大,以降低功耗。其次,为解决1bit DSM发射机较难实现高发射速率的问题,基于注入锁定和边带合成技术,提出了另一种新型结构。该结构采用可重构的功率放大器阵列,以较低的过采样率实现多种调制方式,可以获得高的发射速率。同时发射机只有PA工作在载波频率,进一步降低功耗,满足了极低功耗的需求。最后,基于低速率OOK信号的特点设计实现了低中频镜像抑制接收机。该结构采用LC谐振网络接收信号,省去LNA,正频滤波器采用单路输出,高增益快速AGC的运用使得3bit ADC就能获得足够信噪比,减轻数字基带运算压力,简化了传统接收机结构,实现了高效费比。采用UMC 180nm CMOS工艺对上述叁种创新结构分别进行流片验证和仿真验证。2.4GHz 1bit DSM发射机芯片面积1.5mm~2,消耗功耗5.76mW,在2.5Msps的16QAM调制方式下获得8.56%的EVM和16dB的带外噪声抑制率。432MHz边带合成发射机芯片面积0.27mm~2,在50Mbps 16QAM调制方式下,输出功率-15dBm,消耗功耗0.47mW,能量效率9.4pJ/bit。64kbps OOK低中频接收机,芯片面积2.16mm~2,以2MHz为中频频率,实现-90~-30dBm的动态范围,提供54dB的镜像抑制率,消耗功耗6.8mW。以上叁项工作,基本实现了高发射速率、极低功耗和高效费比的设计目标。(本文来源于《清华大学》期刊2017-04-01）
张迪[4]（2017）在《无线收发机关键模块研究》一文中研究指出射频无线收发机目前应用于社会生活的各个方面。本文将研究无线收发机中的两个模块:整流电路和可变增益放大器。无线充电具有广阔的市场前景。植入体内的生物医学设备的接收机基本都采用无线充电的供电方式。随着无线充电技术的发展,未来将会有更多无线接收机采用无线充电的方式供电。整流电路是无线充电系统中重要的模块,只有通过整流电路才能把接收到的射频功率转化为直流功率给后级负载供电。整流电路的能量转换效率决定了整个无线系统的能量转换效率。目前整流电路的研究热点是提高小输入功率时的能量转换效率,对于大功率整流电路,目前很少有公开的研究成果。本文分析了传统整流电路的结构,提出了适合大功率整流的电路结构。在设计大功率整流电路时,MOS的宽度可能达到上万微米,如何相对准确且快速的确定MOS管的尺寸是一个很具有研究意义的问题。几乎没有文献对于大功率整流电路有完整的理论推导,本文将对大功率整流电路的工作原理进行详细分析,通过一些简化和近似,得到了给定功率和能量转换效率要求下的最优MOS管宽长比,利用Cadence软件基于TSMC 0.18um CMOS工艺进行了仿真,推导结果与仿真结果的差异在一个可以接受的误差范围内,对于设计大功率整流电路具有指导意义。此外,所提出的整流电路是需要高速比较器的,本文对于比较器的结构也进行了比较分析,提出了合适的比较器结构,完成了版图。可变增益放大器VGA是接收机中的重要模块。能够使接收机的增益随着输入信号强度的变化而变化。目前VGA的研究主要集中在低压低功耗,高增益变化范围,高带宽,以及实现更加精确的增益dB线性变化等领域。本文设计一款在1.2V供电电压下,增益变化范围超过30dB,带宽超过50MHz的VGA。为了保证整个AGC环路的建立时间为常数,还要保证VGA的增益是能够dB线性变化的。本文分析了常用VGA结构的工作原理以及优缺点,最后设计了以Gilbert单元为主体的可变增益放大器。采用了构造近似指数函数的方法来实现增益dB线性变化。在输出端引入了零点来提高带宽。为了能够在1.2V供电电压的情况下正常工作,采用了辅助放大器来改进Gilbert单元的结构,减少了 Gilbert单元累积的MOS管数量。在Cadence仿真环境下基于TSMC 0.18um CMOS工艺来进行仿真并完成了版图。在文章的最后介绍了版图设计的基本规则,主要的注意事项和设计技术。(本文来源于《华东师范大学》期刊2017-04-01）
石佐辰[5]（2016）在《WSN无线收发机中模拟基带的设计与研究》一文中研究指出无线传感器网络(Wireless Sensor Network, WSN)随着各种交叉学科的兴起和物联网的发展,不但在学术界广受各大高校和科研单位的重点关注,在工业界也展现出极具竞争力的市场表现和巨大的市场潜力,其技术目前正逐渐被应用于民用领域如医疗健康、工业监测以及智慧城市等方面,具有广阔的发展前景。由于WSN节点组网规模大,布点环境复杂,使得低成本、低功耗、高集成度的无线收发机芯片设计成为了人们研究的热点。作为能耗和面积在整个收发机中占据较大比重的模拟基带电路,其低功耗和高集成度设计对WSN的应用具有重要意义。因此,本文基于IEEE 802.15.4协议和ZigBee技术,完成一款2.4GHz无线收发机中模拟基带电路的设计与研究。本文对ZigBee技术的特点以及其在WSN应用中的发展状况作了系统的描述,结合国内外学术界和工业界近年来在ZigBee无线收发机方面的研究与生产现状,提出了低功耗、高集成度收发机模拟基带的设计目标。在文中仔细介绍了无线收发电路各项性能指标的概念和意义,并进行了详尽的数学推导,得到了关键指标的计算方法。之后,结合IEEE 802.15.4协议要求以及各电路模块的功能特点,基于电路的可实现性,给出了收发机模拟基带各个电路模块的设计指标。接收链路滤波器采用3阶巴特沃斯复数带通滤波器(Complex Band Pass Filter, Complex BPF)结构,解决了传统带通滤波器在正负频率轴上具有对称频率响应的问题,完成了接收链路中所需要的信道选择和镜像抑制功能。针对滤波器电阻电容常数对工艺电压温度(Process Voltage Temperature, PVT)波动敏感的特点,提出了一种低功耗、小面积的混合信号频率自动调谐电路,通过环形振荡器和数字算法完成逐次逼近型(Successive Approximation, SAR)频率自动调谐,确保了滤波器频率响应的准确性。可变增益放大器(Variable Gain Amplifier, VGA)由粗调级和细调级组成,其中粗调级由四级固定增益放大器(Fixed Gain Amplifier, FGA)通过交流耦合的方式级联而成;增益细调级电路由可编程增益放大器(Programmable Gain Amplifier, PGA)构成,通过控制反馈网络的电阻比例系数完成对VGA的步长调节。设计了一款7位16MS/s采样速率的流水线模数转换器(Analog-to-Digital Converter, ADC)。提出了一种结合运放共享和电容共享技术的时间共享技术,该技术通过对流水线结构中前后两级运放所需不同建立时间的利用,能够有效的消除记忆效应,在提高ADC的整体性能的同时减小了芯片面积的消耗,降低了ADC的整体功耗。数模转换器(Digital-to-Analog Converter, DAC)采用电流舵结构,精度为6位,采样速率为16MS/s,文中对电流舵DAC不同分段方案对其静态、动态性能和功耗面积的影响进行了探讨,并最终确定了4+2的分段电流舵DAC结构。基于电流单元的输出阻抗和非理想开关信号对DAC性能影响的分析,完成了高输出阻抗的电流单元以及低动态误差开关驱动电路的设计。设计了一款由两级双二阶结构(Biquad)级联而成的4阶低通滤波器(Low Pass Filter, LPF),实现了抑制DAC输出信号中高频谐波的功能。采用TSMC 0.18μm 1P4M 1.8V CMOS工艺,完成了WSN无线收发机模拟基带电路的版图设计,在后仿真通过后对无线收发机进行了流片,并针对文中设计的模拟基带电路进行了性能测试。测试结果表明,复数带通滤波器的中心频率和带宽分别为2.07MHz和2.93MHz,邻道抑制、间道抑制和镜像抑制分别为34dB、46dB和24dB,输入叁阶交调点(Input Third-order Intercept Point, IIP3)和噪声系数(Noise Figure, NF)分别为18.7dBm和28.5dB。VGA总共提供70dB的动态范围,增益步长为2dB,增益误差为0.52dB,输入叁阶交调点和噪声系数分别为-18.8dBm和28dB。流水线ADC的微分非线性(Differential Nonlinearity, DNL)为0.53LSB,积分非线性(Integral Nonlinearity, INL)为0.72LSB,信噪失真比(Signal-to-Noise-and-Distortion Ratio, SNDR)为39.51dB,无杂散动态范围(Spurious Free Dynamic Range, SFDR)为50.48dB,有效位数(Effective Number of Bit, ENOB)为6.27bitS。电流舵DAC的微分非线性为0.34LSB,积分非线性为0.47LSB,信噪失真比为29.87dB,无杂散动态范围为34.8dB,有效位数为4.7bitS。LPF的截止频率为1.37MHz,阻带衰减为47dB@16MHz。接收链路模拟基带的芯片面积为1.56mm2,功耗为16.99mW,发射链路的模拟基带芯片面积为0.24mm2,功耗为7.58mW。(本文来源于《西安电子科技大学》期刊2016-04-01）
万美琳[6]（2015）在《适用于WSN的无线收发机芯片关键技术研究》一文中研究指出无线传感器网络(Wireless Sensor Network,WSN)用于采集、处理和传输处于网络覆盖区域内的温度、湿度、压力、光照强度以及气流速度等多种环境数据,它具有布网灵活、使用时间长、隐蔽性强以及容错性高等特点,目前已经广泛应用于医疗健康、农业环境、智能家居和智能建筑、火灾救援、军事以及海洋监测等领域。由于其网络节点资源受限并长时间暴露在外部环境中,无线传感器网络仍然面临着成本、功耗和安全的问题。为了降低WSN的成本和功耗,本文分别在体系结构和具体电路上对WSN的无线收发机芯片进行优化研究;为了提升WSN的安全性,本文还对无线收发机芯片的物理安全防护措施展开了研究。首先,在体系结构上,提出了一种新型的低中频通断键控(On/Off Keying,OOK)调制无线收发机结构,其核心思想是同时在模拟域和数字域对低中频信号进行滤波:首先对放大后的中频信号进行阈值比较,并放大至轨到轨数字信号,以实现模拟域的阈值比较滤波;然后数字基带解调电路对该数字信号进行数字域的脉冲计数滤波。该接收结构能够提升接收机的抗噪声性能,所要求的基带输入信号信噪比小于6 dB,且无需自动增益控制电路,基带解调电路也较为简单,因而总的功耗和面积均较小。对接收误码率的理论分析和MATLAB仿真验证了该收发机结构的有效性。其次,在具体电路上,为了降低无线收发机的成本,首先研究了无片上电感的射频前端电路,包括无电感宽带低噪放大器(Low Noise Amplifier,LNA)、键合线电感功率放大器(Power Amplifier,PA)以及基于环形振荡器的锁相环(Phase Locked Loop,PLL)电路;同时,提出了一种只有10个MOS晶体管构成的线性电压-电流转换器,以进一步降低PLL的面积。该电压-电流线性转换器结构简单,不包含运算放大器和电阻,面积仅为2200μm2;然后,采用多个片上低压差线性稳压源对各个电路模块进行分电源供电,以减小片外器件的使用。而为了降低无线收发机的功耗,首先,对收发机进行电源管理,及时关闭无需工作的电路模块。其次,针对PLL中功耗较大的高速预分频器,提出了只有5条NMOS-like支路构成的2/3预分频器,该新型2/3预分频器在降低功耗的同时,还能获得较宽的工作频率范围,由其构成的16/17预分频器工作频率范围扩展至0.5~8 GHz,最大电流消耗仅为0.8 mA。然后,设计了工作在中低频范围的镜像抑制滤波器、硬判决电路、基准电源电路以及基带解调器电路。由于无电感宽带LNA没有镜像抑制能力,因此采用了基于Nauto反相器跨导单元的片上复数滤波器对镜像干扰信号进行抑制;同时,采用带失调消除功能的硬判决电路对滤波后的中频信号进行放大和阈值滤波;而基准电源包括电源管理、带隙基准电压源、数字类和模拟类低压差线性稳压源和参考电压产生电路等,用于为整个芯片提供不随工艺、温度和电压变化的稳定的电源和偏置电压。为了将数字中频信号转换为有用接收信号,还基于脉冲计数理论提出了适合该新型OOK收发机的数字基带解调器。最后,基于开关电容物理不可克隆函数(Physical Uncolonable Function,PUF)对无线收发机芯片进行了防外部侵入式和半侵入式攻击研究:首先提出一种基于PUF和高级加密标准(Advanced Encryption Standard,AES)密码算法的无线收发机安全体系结构,以对无线传感器节点进行物理层保护;然后,提出了一种基于开关电容的PUF电路,用于为AES密码算法提供稳定的、统计性良好的密钥;同时,利用开关电容PUF的容性敏感特性并结合随机复位技术对无线收发机芯片进行了防外部侵入式和半侵入式攻击设计。与现有芯片安全防护技术相比,该安全防护措施具有更高、更稳定的防外部侵入式攻击灵敏度,其所能检测的由外部攻击引起的容值变化为2.65 fF。仿真结果表明,本文提出的新型OOK无线收发机能够正确进行数据的发送和接收,其芯片面积小于2.8 mm2,发射机和接收机的电流消耗分别低至7.6 mA和7.06 mA,同时实现了低成本和低功耗。测试结果表明,本文提出的芯片安全性防护措施能够有效防止外部侵入式攻击,并最终能够实现WSN数据的安全传输。研究成果对无线收发机低成本、低功耗设计以及芯片物理安全防护设计的发展有积极的理论和实践意义。(本文来源于《华中科技大学》期刊2015-12-01）
刘楠[7]（2015）在《60GHz无线收发机中多模分频器的设计》一文中研究指出随着无线通信技术的快速发展,人们对通信速率的要求越来越高,Gbps数量级的通信速率开始受到更多人们的关注,成为无线通信领域中研究的热点。在无线通信研究中,60GHz无线通信技术又因其丰富的免费频谱资源以及超高的传输速率,受到了广泛的关注。在对60GHz无线通信技术的研究中,又以研制出适用于60GHz无线通信的射频芯片最为重要。本人所在的课题组就是主要研究应用在60GHz频段短距离无线通信的射频收发机模块,多模分频器作为射频收发机中的重要组成部分,有着极其重要的作用,本文就是针对多模分频器模块进行研究和设计。本文主要设计了一种应用在60GHz收发机中的多模分频器模块,其整体电路由四级2/3分频单元级联而成,通过改变2/3分频单元的控制字来实现可变的分频系数。本设计采用重定时系统来降低多模分频器的相位噪声,针对重定时触发器可能会出现的亚稳态问题,本文又提出了两种解决亚稳态问题的方案,这也是本设计的一大创新点。由于本设计应用在收发机系统,在系统整体规划中,并没有设置测试多模分频器输出信号的引脚,因此无法在系统芯片上对多模分频器进行直接测试。后仿真结果显示本设计的多模分频器可以工作的频率范围为0--6.8GHz,分频系数为16～31,在频偏为100KHz时,相位噪声仅为-171.2dBc,当输入频率为3GHz、供电电压为1.2V时,功耗仅为1.1mW,完全满足系统的设计指标。目前国外对60GHz无线通信技术的研究已经比较成熟,并逐渐开始应用在市场上,但是国内对其的研究则落后很多,因此开展60GHz无线信号传输系统的研究和实现工作,对于我国毫米波无线通信系统的研究和应用具有重要意义。多模分频器作为收发机中的一个关键模块,有着极其重要的作用,本论文完成的工作具有重要的现实意义和工程应用价值。(本文来源于《东南大学》期刊2015-05-01）
刘韵清[8]（2014）在《低功耗短距无线收发机中基带控制电路的设计》一文中研究指出无线射频低功耗收发机包括基带控制器、射频模拟前端、存储器叁大部分。其中基带控制器不仅需要处理射频前端接收到的信息或将数据打包通过射频前端进行发送，还需要与接口电路完成与外界的数据交换。因此基带控制器是无线射频低功耗收发机最重要的核心部件。设计了一种具有高数据处理速率、低功耗、安全性好等特点的基带控制电路，其可实现SPI通信和多种收发功能操作，该电路最终应用于一种工作在780MHz频段收发速率最高为2Mbps的无线射频低功耗收发机芯片中。针对无线射频低功耗收发机芯片的特点，描述了芯片中基带控制器的总体架构，并根据功能划分为各个功能模块，给出了接口电路、组帧电路、解帧电路以及核心控制处理器的设计思路、详细结构以及实现方法。使用EDA工具实现了基带控制器从数字前端到后端的完整的ASIC流程设计，并分别进行了代码功能仿真、FPGA功能验证、布局布线后时序仿真以及版图后物理仿真。电路采用中芯国际0.18μm CMOS工艺的设计，基带控制器最终被集成到无线射频低功耗收发机芯片中并进行了流片验证。测试验证结果显示，基带控制器面积为0.54mm2，实测功耗0.59mW；所设计的基带控制电路能够通过SPI总线与外接MCU进行正确通信，并且能正确通过射频前端发射数据以及高效处理射频前端接收到的数据，因此该基带控制器完全能够实现无线射频低功耗收发机芯片的数字控制功能。(本文来源于《西安电子科技大学》期刊2014-01-01）
郭思宇[9]（2013）在《基于FPGA的局部定位系统无线收发机的设计与实现》一文中研究指出本论文的主要目的是设计适用于局部授时定位系统的同步时间信号全数字收发机，实现基于直接序列扩频通信原理的收发机中频数字信号处理。发送系统主要由基带处理单元和频带处理单元构成。接收系统主要由解调单元和解扩单元构成。整个工程用VerilogHDL语言完成所有模块的设计，通过ModelSim仿真和SignalTap验证，最后连接所有系统模块，在Altera公司的Cyclone IVE系列FPGA（现场可编程门阵列）芯片中实现。论文首先提出了一种适用于野外工作的局部授时定位系统。然后从工程的角度介绍了收发机的总体架构，通过MATLAB仿真工具设计出收发机系统参数以及所用到的滤波器系数。讨论了收发系统中各个模块的理论依据以及详细的实现方法。发送机中主要模块包括差分编码器、扩频序列发生器和NCO（数控振荡器），接收机主要模块包括Costas环、超前-滞后符号同步环、匹配滤波器以及差分解码器。所有的模块都给出了仿真波形，最后下载到Altera公司具有最新FPGA技术的DE2-115开发板上进行验证。验证结果表明整个系统工作正确，性能稳定，占用资源相对较少，完全满足设计要求。(本文来源于《苏州大学》期刊2013-04-01）
张启富[10]（2013）在《UHF频段无线收发机射频前端的研究和设计》一文中研究指出无线通信技术在当前以及未来都有着巨大的市场需求，而甚高频（Ultra High Frequency，UHF）频段在无线通信技术中占据着极其重要的地位。UHF频段的射频收发机正朝着低功耗、低成本、高集成度、高可靠性的方向发展，片上系统是最理想的解决方案，而基于射频互补金属氧化物（Radio Frequency Complementary Metal Oxide Semiconductor，RFCMOS）工艺的收发机射频前端是实现片上系统的主要趋势。但是由于CMOS工艺在射频应用中本身存在的低载流子迁移率、高衬底损耗以及低品质因素的无源器件的缺陷，使得收发机的射频前端成为实现片上系统的瓶颈，而采用新的电路设计技术提升系统性能成为当前研究的热点和难点。本文介绍了射频收发机的常用架构，包括超外差、零中频以及为改善接收机镜像信号抑制问题的Hartley和Weaver接收机结构，并比较了它们的优缺点；研究了射频收发机中低噪声放大器（Low Noise Amplifier，LNA）、混频器和功率放大器(Power Amplifier，PA)等关键功能子电路的基本原理和性能指标，在此基础上采用中芯国际（SMIC）RF0.18μmCMOS工艺分别设计了射频前端中低噪声放大器、下混频器、功率预放大器和上混频器，设计中通过Cadence Spectre RF射频仿真软件对各个模块进行原理图设计和模拟仿真，并利用安捷伦（Agilent）ADS仿真软件进行阻抗匹配设计，最后根据对射频电路版图设计准则的总结，利用Cadence Virtuoso工具进行了版图设计，功率预放大器的版图面积为0.454mm~2，低噪声放大器的版图面积为0.439mm~2，上混频器的版图面积为0.14mm~2，下混频器的版图面积为0.252mm~2。仿真实验结果表明，低噪声放大器在2.4GHz工作频率处的输入端反射系数S11为-19.63dB，噪声系数为2.4dB，增益为24.8dB，功耗为8.1mW；下混频器的转换增益为14dB，1dB压缩点处的输入功率为-17.9dB，噪声系数为14.5dB；上混频器的转换增益为11.35dB；功率预放大器在2.4GHz工作频率处的输入反射系数S11为-16.77dB，输出反射系数S22为-17.34dB，功率增益为21.77dB，1dB压缩点处的输出功率为3.57dBm，功耗为27mW，功率附加效率为8.3%。(本文来源于《南京邮电大学》期刊2013-02-01）
无线收发机论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
随着物联网技术的兴起,我们身边涌现了大量的无线终端以及许多应用系统,如智能家居、自动抄表、喷灌系统、照明系统、气象监测、无人机、无线体域网、汽车无钥匙进入系统等。可以想象在不久的未来会出现更多的无线设备连接至云端。在物联网系统设计中,实现信息收集和传递的部分叫作无线传感网络(Wireless Sensor Network,WSN)节点。其是由众多分布在终端或监测区的低功耗、低成本的小型传感无线收发装置组成,并由相应的无线通讯标准(蓝牙、Zigbee等)形成一个能够自组织的网络系统。整个系统对功耗和集成度的要求比较高。因此研究低功耗、高集成度的射频无线收发芯片对整个物联网系统具有重大意义。滤波器作为射频无线收发芯片的重要组成部分,其性能严重影响系统的整体性能。本文对当前主流的无线收发机架构进行了简单介绍,对比其优缺点。其中详细的介绍了使用较广的低中频接收机。复数滤波器是低中频接收机中的重要模块,为其解决了镜像信号干扰的问题并实现信号选通。针对应用系统中对低功耗、低成本的要求,对比分析了常用的复数滤波器特性并提出了一种新型的RC复数滤波器结构。通过传输函数的推导进而进行系统优化,提高电流效率,减少滤波器中运放使用个数,进而降低电流消耗。运放使用主从控制结构,保证线性区工作的尾电流的恒流性,在保证共模抑制比同时具有低工作电源电压。设计中通过降低降低工作电压和减小消耗电流,降低了功耗同时也减小芯片面积。为降低滤波器会因为工艺、电压等的偏差及温度的改变会产生的误差,文中对滤波器设计了校准电路模块,通过RC时间常数的校准,校正滤波器的频率特性。本文设计的滤波器在GSMC0.13μm工艺下利用Cadence平台中spectre仿真工具进行仿真,得到滤波器中心频率为500KHz,3dB带宽为270KHz;中心频率处镜像抑制比达到42.92dB;在中心频率处的增益达到10.72dB;通带内纹波为0.454dB。滤波器的工作电压为0.7V,整体功率消耗为0.54mW。满足了无线传感网络对滤波器的设计要求。最后对整个有源复数滤波器的研究进行了总结,并在已有的设计工作上展望了未来的设计。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
无线收发机论文参考文献
[1].严旭东.基于AD936X的无线收发机设计与实现[D].西安电子科技大学.2018
[2].张才志.应用于无线收发机的有源复数滤波器研究[D].电子科技大学.2018
[3].郭衍束.低功耗短距无线收发机关键技术研究[D].清华大学.2017
[4].张迪.无线收发机关键模块研究[D].华东师范大学.2017
[5].石佐辰.WSN无线收发机中模拟基带的设计与研究[D].西安电子科技大学.2016
[6].万美琳.适用于WSN的无线收发机芯片关键技术研究[D].华中科技大学.2015
[7].刘楠.60GHz无线收发机中多模分频器的设计[D].东南大学.2015
[8].刘韵清.低功耗短距无线收发机中基带控制电路的设计[D].西安电子科技大学.2014
[9].郭思宇.基于FPGA的局部定位系统无线收发机的设计与实现[D].苏州大学.2013
[10].张启富.UHF频段无线收发机射频前端的研究和设计[D].南京邮电大学.2013
论文知识图
