一种静态可重构数字下变频装置论文和设计-曹泽玲

全文摘要

本实用新型公开了本实用新型公开了一种静态可重构数字下变频装置，通过上位机发送重构操作指令使Flash存储器中的配置文件加载到FPGA板，实现下变频滤波模块的重构与在线切换，使硬件上为单通道的数字下变频装置实现了多通道的多模式启动和转换的功能，在同一个FPGA芯片上实现对基带信号不同方式的下变频处理，使得资源利用率大大提升；同时提高系统的可操作性，实现数字下变频装置在线升级和更新配置文件；提高数字下变频装置配置的效率和灵活性。

主设计要求

1.一种静态可重构数字下变频装置，其特征在于，包括FPGA板、用于存储重构配置文件的Flash存储器和上位机；所述FPGA板包括用于接收来自上位机的重构操作指令的第一通信接口、用于加载和校验重构配置文件的内部配置访问核和用于对中频信号滤波后输出基带信号的下变频滤波模块；所述上位机与第一通信接口连接，所述内部配置访问核分别与第一通信接口、Flash存储器和下变频滤波模块连接。

设计方案

2.根据权利要求1所述的一种静态可重构数字下变频装置，其特征在于，所述内部配置访问核包括配置文件处理器和配置文件校验器，所述配置文件处理器分别与Flash存储器和下变频滤波模块连接，所述配置文件校验器与配置文件处理器连接。

3.根据权利要求2所述的一种静态可重构数字下变频装置，其特征在于，所述配置文件处理器包括用于根据重构操作指令寻找对应重构配置文件所在地址的寻址模块和用于加载重构配置文件实现启动重启与功能切换的加载配置模块，所述寻址模块与Flash存储器连接；所述加载配置模块与下变频滤波模块连接；所述寻址模块与加载配置模块连接。

4.根据权利要求3所述的一种静态可重构数字下变频装置，其特征在于，所述下变频滤波模块包括ADC采集器、多个并联连接的基带滤波器和DSP处理器，所述ADC采集器、基带滤波器和DSP处理器依次连接，所述基带滤波器与加载配置模块连接。

5.根据权利要求4所述的一种静态可重构数字下变频装置，其特征在于，所述基带滤波器由NCO混频器、至少一个CIC滤波器和至少一个FIR滤波器组成。

6.根据权利要求5所述的一种静态可重构数字下变频装置，其特征在于，所述NCO混频器由相位加法器、相位累加器和正余弦表存储器的一种或多种组成。

7.根据权利要求1所述的一种静态可重构数字下变频装置，其特征在于，所述上位机包括用于编写重构配置文件的配置库。

设计说明书

技术领域

本实用新型涉及通信领域，特别是一种静态可重构数字下变频装置。

背景技术

数字下变频指在超外差式接收机中经过混频后得到的中频信号比原始信号的频率低的一种混频方式，是软件无线电的核心技术之一。传统的数字下变频滤波器是基于FPGA开发平台进行开发设计的，通过FPGA开发平台中设置的滤波器IP核滤除基带外的信号。需要在集成软件环境中编写好配置文件，在工程启动时连接下载器烧录配置文件到FPGA板中，只能单通道运行，工作模式单一。

实用新型内容

为解决上述问题，本实用新型实施例的目的在于提供一种能远程在线配置的多通道模式运行的静态可重构数字下变频装置。

本实用新型实施例解决其问题所采用的技术方案是：

一种静态可重构数字下变频装置，包括FPGA板、用于存储重构配置文件的Flash存储器和上位机；所述FPGA板包括用于接收来自上位机的重构操作指令的第一通信接口、用于加载和校验重构配置文件的内部配置访问核和用于对所述中频信号滤波后输出基带信号的下变频滤波模块；所述上位机与第一通信接口连接，所述内部配置访问核分别与第一通信接口、Flash存储器和下变频滤波模块连接。

进一步，所述内部配置访问核包括配置文件处理器和配置文件校验器，所述配置文件处理器分别与Flash存储器和下变频滤波模块连接，所述配置文件校验器与配置文件处理器连接。

进一步，所述配置文件处理器包括用于根据重构操作指令寻找对应重构配置文件所在地址的寻址模块和用于加载重构配置文件实现启动重启与功能切换的加载配置模块，所述寻址模块与Flash存储器连接；所述加载配置模块与下变频滤波模块连接；所述寻址模块与加载配置模块连接。

进一步，所述下变频滤波模块包括ADC采集器、多个并联连接的基带滤波器和DSP处理器，所述ADC采集器、基带滤波器和DSP处理器依次连接，所述基带滤波器与加载配置模块连接。

具体地，所述基带滤波器由NCO混频器、至少一个CIC滤波器和至少一个FIR滤波器组成。

优选地，所述NCO混频器由相位加法器、相位累加器和正余弦表存储器的一种或多种组成。

进一步，所述上位机包括用于编写重构配置文件的配置库。

本实用新型实施例的有益效果是：通过上位机发送重构操作指令使Flash存储器中的重构配置文件加载到配置文件处理器，配置文件处理器按照重构配置文件实现不同功能的基带滤波器的在线切换，使硬件上为单通道的数字下变频装置实现了多通道的多模式启动和转换的功能，在同一个FPGA芯片上实现对基带信号不同方式的下变频处理，使得资源利用率大大提升；同时提高系统的可操作性，实现数字下变频装置在线升级和更新重构配置文件；提高数字下变频装置配置的效率和灵活性。

附图说明

下面结合附图和实例对本实用新型作进一步说明。

图1是本实用新型实施例的结构图；

图2是本实用新型实施例的另一结构图；

图3是本实用新型实施例的基带滤波模块的结构原理图。

具体实施方式

参照图1，本实用新型实施例提供了一种静态可重构数字下变频装置，包括FPGA板100、用于存储重构配置文件的Flash存储器400和上位机600；所述FPGA板100包括用于接收来自上位机的重构操作指令的第一通信接口200、用于加载和校验重构配置文件的内部配置访问核300和用于对所述中频信号滤波后输出基带信号的下变频滤波模块500；所述上位机600与第一通信接口200连接，所述内部配置访问核300分别与第一通信接口200、Flash存储器400和下变频滤波模块500连接。

在该实施例中，通过上位机600发送重构操作指令使Flash存储器400中的配置文件加载到内部配置访问核300，内部配置访问核300根据重构配置文件对下变频滤波模块500进行重构和功能切换，使硬件上为单通道的数字下变频装置实现了多通道的多模式启动和转换的功能，在同一个FPGA芯片上实现对基带信号不同方式的下变频处理，使得资源利用率大大提升；同时提高系统的可操作性，实现数字下变频装置在线升级和更新配置文件；提高数字下变频装置配置的效率和灵活性。

所述Flash存储器400分区存放多个不同的重构配置文件，基地址存放冷启动或加载配置失败返回的基础配置文件。Flash存储器400具有在断电后数据不丢失的特性，每次调用Flash存储器400中的重构配置文件时无需重新将重构配置文件从上位机600下载到Flash存储器400中。

参照图2，进一步，所述上位机600包括用于编写重构配置文件的配置库610。

在上位机600利用配置库610完成不同的重构配置文件包括基础重构配置文件的编写；此外，上位机600将重构配置文件写入并存储在Flash存储器400中，基础重构配置文件存储在Flash存储器400的基地址，其余重构配置文件按照既定的地址存储在Flash存储器400的不同分区。上位机600中保存有不同重构配置文件的有效数据长度、结束帧以及其在Flash存储器400中的起始地址以便之后重构操作指令的编写与发送操作。

参照图2，在另一个实施例中，所述内部配置访问核300包括配置文件处理器310和配置文件校验器320，所述配置文件处理器310分别与Flash存储器400和下变频滤波模块500连接，所述配置文件校验器320与配置文件处理器310连接。

所述内部配置访问核300接收到重构操作指令后，调用配置文件处理器310通过Verilog编码的方式实现状态机，并通过状态机发送IPROG指令实现寻址模块311的复位操作；完成复位操作后，将根据指定的地址由加载配置模块312加载重构配置文件。

进一步，所述配置文件处理器310包括用于根据重构操作指令寻找对应重构配置文件所在的地址的寻址模块311和用于加载重构配置文件实现启动重启与功能切换的加载配置模块312，所述寻址模块311与Flash存储器400连接；所述加载配置模块312与下变频滤波模块500连接；所述寻址模块311与加载配置模块312连接。

所述加载配置模块312设置有热启动地址寄存器(WBSTAR)，WBSTAR指定了满足触发条件的比特流在Flash存储器400中不同重构配置文件的起始地址，WBSTAR被赋值的地址必须和即将配置的比特流在Flash存储器400中的物理位置相同，否则FPGA板100就无法从外部读取比特流。WBSTAR被赋值的数值都是提前根据既定程序的要求计算好的。加载配置模块312在收到IPROG指令后，擦除FPGA板100上原有的程序，按照WBSTAR所指向的起始地址从Flash存储器400开始读取新的重构配置文件完成下变频滤波模块500的重构与在线切换。

进一步，所述内部配置访问核300还包括配置文件校验器320；所述配置文件校验器320与配置文件处理器310连接，用于校验重加载配置文件。校验结果正确时，启动重构配置文件；校验结果错误时，返回基地址的基础配置文件。配置文件校验器320从重构操作指令中分离出校验数据帧，校验数据帧中包含有结束帧标志和帧有效数据长度，帧有效数据长度用于校验提取Flash存储器400中的重构配置文件的有效数据长度。当加载配置模块312加载重构配置文件时，将有效程序数据从初始地址开始，按序写入到FPGA板100；同时将每次收到的有效程序数据按字节做累加，作为本地校验值；直到有效程序数据的长度与帧有效数据长度相符。若重构配置文件的结束帧与校验数据帧中的结束帧标志相同，则校验结果正确，启动加载完成的重构配置文件；若重构配置文件的结束帧与校验数据帧中的结束帧标志相同，则校验结果正确，则返回基地址的基础配置文件。

在另一个实施例中，所述下变频滤波模块500包括ADC采集器510、多个并联连接的基带滤波器520和DSP处理器530，所述ADC采集器510、基带滤波器520和DSP处理器530依次连接，所述基带滤波器520与加载配置模块312连接。

具体地，所述基带滤波器520由NCO混频器521、至少一个CIC滤波器522和至少一个FIR滤波器523组成。

优选地，所述NCO混频器521由相位加法器、相位累加器和正余弦表存储器的一种或多种组成。

不同的基带滤波器520的NCO混频器521的构造以及功能参数不同，且不同的基带滤波器520的CIC滤波器522和FIR滤波器523的数目和功能参数，以实现不同的信号处理功能。在加载配置模块312加载完重构配置文件，并编译重构配置文件，按照不同的重构配置文件重构和选择对应的基带滤波器520，以进行相应的工程和信号处理。

参照图3，基带滤波器520将数字化后的信号分成两路，I路乘cos(ωn)，下变频到0中频，形成与原始信号相位相同的信号，之后该信号依次经过一个CIC滤波器522和一个FIR滤波器523实现滤波抽取；Q路乘sin(ωn)，形成与原始信号正交的信号，之后该信号依次经过一个CIC滤波器522和一个FIR滤波器523实现滤波抽取。正弦波sin(ωn)和余弦波cos(ωn)由NCO混频器521产生。NCO混频器521由相位加法器、相位累加器和正余弦表存储器的一种或多种组成。相位累加器将数字本振频率转换为相位，相位加法器设置一定初始相位。I路的信号与Q路的信号进入到DSP处理器530计算。

此外，基带滤波器520的CIC滤波器522和FIR滤波器523采用多级级联的结构，实现一定倍数的抽取。

所述下变频滤波模块500为单通道设计，工作模式单一；但通过内部配置访问核300从Flash存储器400加载不同的重构配置文件完成对下变频滤波模块500的重构和在线切换，即可实现多通道的运行方式；实现对基带信号不同方式的下变频处理，使得资源利用率大大提升，提高数字下变频装置配置的效率和灵活性。

以上所述，只是本实用新型的较佳实施例而已，本实用新型并不局限于上述实施方式，只要其以相同的手段达到本实用新型的技术效果，都应属于本实用新型的保护范围。

设计图

一种静态可重构数字下变频装置论文和设计

一种静态可重构数字下变频装置论文和设计-曹泽玲

全文摘要

主设计要求

设计方案

设计说明书

设计图

相关信息详情

猜你喜欢