一种跨时钟域信号同步电路论文和设计-李朋

全文摘要

本实用新型公开了一种跨时钟域信号同步电路,属于电子领域;所述的同步电路包括双拍模块、信号使能展宽模块、FIFO缓存模块和模式选择模块;模式选取模块连接第一时钟;工作人员通过模式选择模块根据第一时钟信号对模式进行选择处理;FIFO缓存模块、第一时钟和第二时钟配合,当第一时钟域使能信号有效时对第一时钟域数据进行缓存,用第二时钟对FIFO读取得到第二时钟域数据;双拍模块、使能采样输出模块和第二时钟配合,第二时钟对使能信号进行打拍处理,使其同步到第二时钟域内;信号使能展宽模块、第一时钟和第二时钟配合,能够保证第二时钟对第一时钟的时钟域信号采集的稳定性,从而实现不同时钟域之间信号的同步转换。

主设计要求

1.一种跨时钟域信号同步电路,其特征是所述的同步电路包括双拍模块、信号使能展宽模块、FIFO缓存模块和模式选择模块;模式选取模块连接第一时钟,模式选择模块同时线路连接对应的双拍模块、信号使能展宽模块和FIFO缓存模块,双拍模块和信号使能展宽模块之间信号双向连接;双拍模块、信号使能展宽模块和FIFO缓存模块同时线路连接第二时钟,同时双拍模块通过使能采用输出模块连接第二时钟。

设计方案

1.一种跨时钟域信号同步电路,其特征是所述的同步电路包括双拍模块、信号使能展宽模块、FIFO缓存模块和模式选择模块;

模式选取模块连接第一时钟,模式选择模块同时线路连接对应的双拍模块、信号使能展宽模块和FIFO缓存模块,双拍模块和信号使能展宽模块之间信号双向连接;

双拍模块、信号使能展宽模块和FIFO缓存模块同时线路连接第二时钟,同时双拍模块通过使能采用输出模块连接第二时钟。

2.根据权利要求1所述的同步电路,其特征是所述双拍模块采用NC7SZ175触发器。

3.根据权利要求1所述的同步电路,其特征是所述使能采用输出模采用NC7SZ175触发器。

4.根据权利要求1所述的同步电路,其特征是所述FIFO缓存模块采用SN74V293芯片。

5.根据权利要求1所述的同步电路,其特征是所述信号使能展宽模块采用SN74HC32芯片和多个NC7SZ175触发器实现,NC7SZ175触发器之间相互串联,SN74HC32芯片并联在对应的NC7SZ175触发器的两端。

6.根据权利要求1所述的同步电路,其特征是所述模式选取模块采用6个74FCT521芯片实现。

设计说明书

技术领域

本新型公开一种跨时钟域信号同步电路,涉及电子技术领域。

背景技术

亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态引时,既无法预测该单元的输出电平,也无法预测何时输出才能稳定在某个正确的电平上。在这个稳定期间,触发器输出一些中间级电平,或者可能处于振荡状态,并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。在同步系统中,如果触发器的setup time\/hold time不满足,就可能产生亚稳态,此时触发器输出端Q在有效时钟沿之后比较长的一段时间处于不确定的状态,在这段时间里Q端毛刺、振荡、固定的某一电压值,而不是等于数据输入端D的值。这段时间称为决断时间(resolution time)。经过resolution time之后Q端将稳定到0或1上,但是究竟是0还是1,是随机的,与输入没有必然的关系。在跨时钟域的设计中,由于时钟的不同步,及其容易产生亚稳态。一种跨时钟域信号同步电路,就是为了避免跨时钟域的设计中产生亚稳态。

实用新型内容

本实用新型针对现有技术的问题,提供一种跨时钟域信号同步电路,所采用的技术方案为:一种跨时钟域信号同步电路,所述的同步电路包括双拍模块、信号使能展宽模块、FIFO缓存模块和模式选择模块;

模式选取模块连接第一时钟,模式选择模块同时线路连接对应的双拍模块、信号使能展宽模块和FIFO缓存模块,双拍模块和信号使能展宽模块之间信号双向连接;

双拍模块、信号使能展宽模块和FIFO缓存模块同时线路连接第二时钟,同时双拍模块通过使能采用输出模块连接第二时钟。

所述双拍模块采用NC7SZ175触发器。

所述使能采用输出模采用NC7SZ175触发器。

所述FIFO缓存模块采用SN74V293芯片。

所述信号使能展宽模块采用SN74HC32芯片和多个NC7SZ175触发器实现,NC7SZ175触发器之间相互串联,SN74HC32芯片并联在对应的NC7SZ175触发器的两端。

所述模式选取模块采用6个74FCT521芯片实现。

本实用新型的有益效果为:工作人员通过模式选择模块根据第一时钟信号对模式进行选择处理;FIFO缓存模块、第一时钟和第二时钟配合,当第一时钟域使能信号有效时对第一时钟域数据进行缓存,用第二时钟对FIFO读取得到第二时钟域数据;双拍模块、使能采样输出模块和第二时钟配合,第二时钟对使能信号进行打拍处理,使其同步到第二时钟域内;信号使能展宽模块、第一时钟和第二时钟配合,能够保证第二时钟对第一时钟的时钟域信号采集的稳定性,从而实现不同时钟域之间信号的同步转换。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。

图1是本实用新型的原理示意图;图2是本实用新型在慢时钟域到快时钟域的数据流图;图3是本实用新型在快时钟域到慢时钟域的数据流图;图4是本实用新型的系统框图;图5是模式选择模块的内部电路示意图;图6是双拍模块的电路示意图;图7是使能展宽模块的电路示意图;图8是使能采用输出模块的输出电路示意图。

具体实施方式

下面结合附图和具体实施例对本实用新型作进一步说明,以使本领域的技术人员可以更好地理解本实用新型并能予以实施,但所举实施例不作为对本实用新型的限定。

实施例一:

一种跨时钟域信号同步电路,所述同步电路包括双拍模块、信号使能展宽模块、FIFO缓存模块和模式选择模块;

双拍模块采用NC7SZ175触发器,信号使能展宽模块采用SN74HC32芯片和多个NC7SZ175触发器实现,NC7SZ175触发器之间相互串联,SN74HC32芯片并联在对应的NC7SZ175触发器的两端,FIFO缓存模块采用SN74V293芯片,模式选取模块采用6个74FCT521芯片实现;

模式选取模块连接第一时钟,模式选择模块同时电路连接对应的双拍模块、信号使能展宽模块和FIFO缓存模块,双拍模块和信号使能展宽模块之间信号双向连接;

双拍模块、信号使能展宽模块和FIFO缓存模块同时线路连接第二时钟,同时双拍模块通过使能采用输出模块连接第二时钟;

当第一时钟为慢时钟域、第二时钟为快时钟域时,如图2数据流图所示,当慢时钟域数据的信号为单比特信号时,工作人员通过模式选择模块选择模式000,将慢时钟域数据信号传递至双拍模块内,双拍模块将信号通过NC7SZ175触发器进行打拍处理,双拍模块将打两拍后的信号传递至第二时钟内;

当慢时钟域数据的信号为多比特信号时,工作人员对慢时钟域数据变化周期进行判断,若数据变化周期大于3倍快时钟周期时,工作人员通过模式选择模块选择模式010,双拍模块对慢时钟域数据使能信号打拍处理,当打两拍处理后的数据信号使能脉冲为高时,慢时钟域数据使能信号通过使能采用输出模块进入第二时钟内;

若数据变化周期小于等于3倍快时钟周期时,工作人员通过模式选择模块选择模式001,慢时钟域时钟根据使能信号将数据写入FIFO缓存模块,快时钟域时钟根据FIFO缓存模块得出非空信号读取FIFO缓存模块的数据,读出的数据即为快时钟域数据,从而实现慢时钟域到快时钟域时钟信号的同步。

实施例二:

在实施例一的基础上,所述第一时钟为快时钟域、第二时钟为慢时钟域时,如图3数据流图所示,当快时钟域数据的信号为单比特信号时,工作人员通过模式选择模块选择模式011,工作人员计算快时钟域频率与慢时钟域频率的比值N,并将比值向上取整,信号使能展宽模块对单比特信号进行扩展,使得脉冲宽度为原始信号脉冲的N倍,以此来保证慢时钟域时候在能够可以采到该信号,并将慢时钟对展宽的信号通过双拍模块进行打拍处理,打拍处理后的信号可以作为慢时钟域信号使用;

当快时钟域数据的信号为多比特信号时,工作人员对快时钟域数据变化周期进行判断,首先工作人员需要对信号使能脉冲进行操作,计算快时钟频率与慢时钟频率的比值N,并将比值向上取整,若数据变化周期不小于3倍慢时钟周期、即N指大于等于3时,工作人员通过模式选择模块选择模式101,信号使能展宽模块对快时钟数据使能信号进行扩展,以此来保证慢时钟域时钟可以采到该信号的使能脉冲,并将慢时钟对展宽的信号使能脉冲通过双拍模块进行打拍处理,打拍处理后的信号可以作为慢时钟域信号使能脉冲使用,当双拍模块进行打拍处理后的信号使能脉冲为高电平时,通过慢时钟对快时钟域数据进行采样由此得到慢时钟域数据;

若数据变化周期小于3倍慢时钟周期、即N指小于3时,工作人员通过模式选择模块选择模式100,快时钟域时钟根据使能信号和FIFO满信号的状态确定是否将数据写入FIFO缓存模块,如果FIFO缓存模块数据已经存满,则暂停对FIFO缓存模块的数据写入操作,慢时钟域根据FIFO缓存模块的非空信号读取FIFO缓存模块的数据,读出的数据即为快时钟域数据,从而实现快时钟域到慢时钟域时钟信号的同步。

最后应说明的是:以上实施例仅用以说明本实用新型的技术方案,而非对其限制;尽管参照前述实施例对本实用新型进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围。

设计图

一种跨时钟域信号同步电路论文和设计

相关信息详情

申请码:申请号:CN201921187263.2

申请日:2019-07-26

公开号:公开日:国家:CN

国家/省市:88(济南)

授权编号:CN209842447U

授权时间:20191224

主分类号:G06F1/12

专利分类号:G06F1/12

范畴分类:40B;

申请人:山东浪潮人工智能研究院有限公司

第一申请人:山东浪潮人工智能研究院有限公司

申请人地址:250100 山东省济南市高新区浪潮路1036号浪潮科技园S05楼北六层

发明人:李朋;赵鑫鑫;秦刚

第一发明人:李朋

当前权利人:山东浪潮人工智能研究院有限公司

代理人:孙晶伟

代理机构:37100

代理机构编号:济南信达专利事务所有限公司 37100

优先权:关键词:当前状态:审核中

类型名称:外观设计

标签:;  ;  ;  ;  ;  ;  

一种跨时钟域信号同步电路论文和设计-李朋
下载Doc文档

猜你喜欢