全文摘要
本实用新型公开了集成封装结构，包括封装设置在外围的塑封层，塑封层的内部自下至上依次堆叠设置有第二芯片和基板；基板上开设有第一芯片放置窗和第二凸点放置窗，第一芯片放置窗内设置有填充层以及封装在填充层内的第一芯片，第一芯片的上端设置有第一焊盘、与第一焊盘电性连接的第一凸点以及与第一凸点电性连接并凸出塑封层的第一焊球；所述第二芯片的上端设置有第二焊盘、与第二焊盘电性连接的第二凸点以及与第二凸点电性连接并凸出塑封层的第二焊球。本实用新型结通过在基板上封装设置第一芯片和第二芯片，并在第一芯片上设置第一焊球，在第二芯片上设置第二焊球的方式，使得本实用新型快速高效地进行封装作业，封装后的可靠性很高。
主设计要求
1.集成封装结构，其特征在于：包括封装设置在外围对装置整体进行高效密封的塑封层（2），塑封层（2）的内部自下至上依次堆叠设置有第二芯片（4）和基板（1）；基板（1）上开设有第一芯片放置窗（12）和第二凸点放置窗（13），第一芯片放置窗（12）内设置有填充层（5）以及封装在填充层（5）内的第一芯片（3），第一芯片（3）的上端设置有第一焊盘（6）、与第一焊盘（6）电性连接并穿过填充层（5）的第一凸点（7）以及与第一凸点（7）电性连接并凸出塑封层（2）的第一焊球（8）；所述第二芯片（4）的上端设置有第二焊盘（9）、与第二焊盘（9）电性连接并穿过第二凸点放置窗（13）的第二凸点（10）以及与第二凸点（10）电性连接并凸出塑封层（2）的第二焊球（11）。
设计方案
1.集成封装结构，其特征在于：包括封装设置在外围对装置整体进行高效密封的塑封 层（2），塑封层（2）的内部自下至上依次堆叠设置有第二芯片（4）和基板（1）；
基板（1）上开设有第一芯片放置窗（12）和第二凸点放置窗（13），第一芯片放置窗（12） 内设置有填充层（5）以及封装在填充层（5）内的第一芯片（3），第一芯片（3）的上端设置有第 一焊盘（6）、与第一焊盘（6）电性连接并穿过填充层（5）的第一凸点（7）以及与第一凸点（7） 电性连接并凸出塑封层（2）的第一焊球（8）；
所述第二芯片（4）的上端设置有第二焊盘（9）、与第二焊盘（9）电性连接并穿过第二凸 点放置窗（13）的第二凸点（10）以及与第二凸点（10）电性连接并凸出塑封层（2）的第二焊球 （11）。
2.根据权利要求1所述的集成封装结构，其特征在于：所述第二芯片（4）的长度大于第 一芯片（3）的长度。
3.根据权利要求1所述的集成封装结构，其特征在于：所述第二芯片（4）与第一芯片（3） 之间设置有胶粘层（14）。
设计说明书
技术领域
本实用新型涉及半导体芯片封装技术领域，特别是一种集成封装结构。
背景技术
随着电子工程的发展，人们对于集成电路(Integrated Circuit，简称IC)芯片小 型化、轻量化及功能化的需求日渐增加，从最开始的单一组件的开发阶段，逐渐进入到了集 结多个组件的系统开发阶段，与此同时在产品高效能及外观轻薄的要求下，不同功能的芯 片开始迈向整合的阶段，因此封装技术的不断发展和突破，成为推动整合的力量之一。多芯 片封装技术的一个最重要的应用—系统级封装(System in Package，简称：SiP)概念随即 被提出，SiP作为一种封装技术是指通过将多芯片集中于一个单一封装内，从而使芯片获得 系统功能，其具体的封装形式千变万化，可依照客户或产品的需求对于不同的芯片排列方 式及内部接合技术进行生产，从而满足不同的市场需求。
目前的比较成熟的SiP技术主要是堆叠封装即POP封装。现有的POP封装中，主要 有：
1.两个独立的封装体通过焊球来实现电性连接及外部PCB板的连接。但是该方案 的缺点主要是由于上下2个独特的封装体的结构差异，可能会影响焊球连接结构的可靠性。
2.WB(打线)的形式通过金属打线来连接两芯片间的焊垫，最后将打线引到基板 上。但是该方案的缺点主要是通过打线方式进行连接，这样就存在导线过长、单一导线所需 的弯折点变多，以及导线之间的交错排列而相对提高了耗材成本，可靠性不高，同时，也不 利于整体尺寸的微型化设计趋势。
3.通过干法刻蚀或者激光打孔的方式形成TSV(硅通孔)，以TSV来连接各层芯片。 但是该方案的缺点主要是TSV难度大，成本高。
实用新型内容
本实用新型需要解决的技术问题是提供了集成封装结构，以解决现有的 POP封装 焊球连接结构的可靠性差、耗材成本高、整体尺寸大、难度大的问题，以提高产品质量，节约 生产成本。
为解决上述技术问题，本实用新型所采取的技术方案如下。
集成封装结构，包括封装设置在外围对装置整体进行高效密封的塑封层，塑封层 的内部自下至上依次堆叠设置有第二芯片和基板；基板上开设有第一芯片放置窗和第二凸 点放置窗，第一芯片放置窗内设置有填充层以及封装在填充层内的第一芯片，第一芯片的 上端设置有第一焊盘、与第一焊盘电性连接并穿过填充层的第一凸点以及与第一凸点电性 连接并凸出塑封层的第一焊球；所述第二芯片的上端设置有第二焊盘、与第二焊盘电性连 接并穿过第二凸点放置窗的第二凸点以及与第二凸点电性连接并凸出塑封层的第二焊球。
进一步优化技术方案，所述第二芯片的长度大于第一芯片的长度。
进一步优化技术方案，所述第二芯片与第一芯片之间设置有胶粘层。
由于采用了以上技术方案，本实用新型所取得技术进步如下。
本实用新型结构简单、设计合理，通过在基板上封装设置第一芯片和第二芯片，并 在第一芯片上设置第一焊球，在第二芯片上设置第二焊球的方式，使得本实用新型快速高 效地进行封装作业，且封装后的厚度很薄，封装十分方便、成本低廉，封装后的可靠性很高。
附图说明
图1为本实用新型的工艺流程步骤1的剖面图；
图2为本实用新型的工艺流程步骤2的剖面图；
图3为本实用新型的工艺流程步骤3的剖面图；
图4为本实用新型的工艺流程步骤3直接在小孔内填充金属材料的剖面图；
图5为本实用新型的工艺流程步骤3的剖面图；
图6为本实用新型的工艺流程步骤4的剖面图；
图7为本实用新型的工艺流程步骤5的剖面图；
图8为本实用新型的工艺流程步骤6的剖面图；
图9为本实用新型的工艺流程步骤7的剖面图；
图10为本实用新型的工艺流程步骤7的剖面图。
其中：1、基板，2、塑封层，3、第一芯片，4、第二芯片，5、填充层，6、第一焊盘，7、第一 凸点，8、第一焊球，9、第二焊盘，10、第二凸点，11、第二焊球，12、第一芯片放置窗，13、第二 凸点放置窗，14、胶粘层。
具体实施方式
下面将结合具体实用新型对本实用新型进行进一步详细说明。
集成封装结构，结合图10所示，包括塑封层2、第二芯片4、基板1、填充层5、第一芯 片3、第一焊盘6、第一凸点7、第一焊球8、第二焊盘9、第二凸点10、第二焊球11和胶粘层14。
塑封层2封装设置在装置的外围，对装置整体进行高效、全面的密封，其材质为塑 封料。第二芯片4和基板1自下至上依次堆叠设置在塑封层2的内部。
基板1的材质可以为硅、玻璃，且不限于上述二种。基板1上开设有第一芯片放置窗 12和第二凸点放置窗13，第一芯片放置窗12位于基板1的中部，第二凸点放置窗13设置有两 个，分别位于基板1上端面的两侧，第一芯片放置窗12和第二凸点放置窗13均贯穿设置。
填充层5填充设置在第一芯片放置窗12内，对第一芯片3起到保护作用。第一芯片3 封装设置在填充层5内，第一芯片3的上端面为PAD面，第一芯片3 的上端面设置有第一焊盘 6，第一焊盘6电性连接有第一凸点7，第一凸点7穿过填充层5，第一焊球8与第一凸点7电性 连接并凸出塑封层2。本实用新型中的填充层5将第一芯片3、第一焊盘6和第一凸点7均包裹 设置在其内。
第二芯片4的上端面为PAD面，第二芯片4的上端设置有第二焊盘9，第二焊盘9上电 性设置有第二凸点10，第二凸点10穿过第二凸点放置窗13，并将第二凸点放置窗13填充密 封，第二凸点10的上端电性连接有第二焊球11，第二焊球11凸出塑封层2。
第二芯片4的长度大于第一芯片3的长度。胶粘层14设置在第二芯片4与第一芯片3 之间，将第二芯片4与第一芯片粘接固定。
本实用新型通过在基板上封装设置第一芯片和第二芯片，并在第一芯片上设置第 一焊球，在第二芯片上设置第二焊球的方式，使得本实用新型快速高效地进行封装作业，封 装十分方便、成本低廉。
本实用新型封装芯片的工艺流程如下。
1、在基板1上刻蚀盲孔，结合图1所示。在基板1的中部刻蚀大孔，在基板1的上端面 两侧刻蚀小孔，大孔和小孔的深度保持一致。
2、在第一芯片3的芯片PAD面(设置第一焊盘的面)上制备第一凸点7，并倒装在大 孔内，结合图2所示。
3、在第二芯片4的芯片PAD面(设置第二焊盘的面)的中部涂设胶粘层 14，并在第 二芯片4的芯片PAD面的两侧制备第二凸点10，然后倒装在小孔内，结合图3和图5所示。本过 程也可以在小孔内填充金属材料，后续将第二芯片4 与填充的金属材料连接，结合图4所 示，这种方式可以节约成本。
4、将基板1的背面进行研磨，至第一凸点和第二凸点露出，结合图6所示。研磨完成 后，大孔形成为第一芯片放置窗12，小孔形成为第二凸点放置窗13。本过程可以通过机械研 磨或者湿法蚀刻的方式进行操作。
5、大孔内进行底部填充，形成将第一芯片3和第一凸点7包裹在其内的填充层5，结 合图7所示。
6、用塑封料进行全面塑封，形成塑封层2，结合图8所示。
7、在塑封层2上开设窗口，使得第一凸点和第二凸点露出，并在第一凸点和第二凸 点上进行植球作业，形成第一焊球8和第二焊球11，结合图9和图10 所示。
设计图
相关信息详情
申请码:申请号:CN201821353283.8
申请日:2019-01-21
公开号:公开日:国家:CN
国家/省市:94(深圳)
授权编号:CN208622711U
授权时间:20190319
主分类号:H01L23/488
专利分类号:H01L23/488;H01L23/31
范畴分类:38F;
申请人:深圳铨力半导体有限公司
第一申请人:深圳铨力半导体有限公司
申请人地址:518108 广东省深圳市宝安区石岩街道塘头社区天宝路168号7楼816
发明人:江子标
第一发明人:江子标
当前权利人:深圳铨力半导体有限公司
代理人:代理机构:代理机构编号:优先权:关键词:当前状态:审核中
类型名称:外观设计